研究报告 · RESEARCH REPORT

高云 FPGA 开源生态地图

开源项目 · 工具链 · 板卡 · 应用场景全景调研

2026 年 8 月

目录

数据说明 3

1. 高云 FPGA 开源生态总览 4

2. GitHub / Gitee 项目地图 7

3. 开发板生态 13

4. FPGA 入门学习项目 19

5. 视频 / HDMI / 摄像头项目 23

6. AI / 边缘计算项目 27

7. 通信 / Ethernet / USB / PCIe 项目 30

8. 工业控制项目 35

9. SDR / DSP / 信号处理项目 38

10. RISC-V / Soft CPU / SoC 项目 42

11. 开源 FPGA Toolchain 49

12. 视频资源与教程 54

13. 值得重点关注的 Top 20 项目 59

14. 按应用场景推荐项目矩阵 64

15. 适合初学者的学习路线 68

16. 适合工程师的进阶路线 71

17. 适合产品化的项目 74

18. GOWIN 与其他 FPGA 开源生态对比 77

19. 生态存在的空白与约束条件 82

20. 未来值得关注的开源方向 85

21. Geek 视角：从零开始的高云 FPGA 实践路线 88

参考文献 93

数据说明

本报告基于 2026 年 8 月的公开信息调研，GitHub 数据为 GitHub API 实测快照，所有项目附原始链接；规格冲突并列双方来源并标"待验证"；长期停更项目已显式标注。

1. 高云 FPGA 开源生态总览

本章是全书的入口，回答三个高层问题：高云（GOWIN）FPGA 的开源生态由什么力量驱动、规模到了什么量级、以及本报告的数据是如何采集与验证的。本章只做判断与坐标定位，具体项目、板卡与工具链细节分别指向第 2、3、11 章。

1.1 生态全景：三大支柱

1.1.1 三要素：板卡、工具链、社区内容

与多数国产 FPGA 厂商"官方定义一切"的生态不同，高云的开源生态并非官方主导。一个直观的对照是：高云在 GitHub 上的两个官方账号合计只有 13 个公开仓库，其中 gowinsemi 账号的 9 个仓库全部停更于 2019–2022 年、总 star 约 76 个，GOWIN-FPGA 组织账号仅有 4 个仓库[1][2]；而社区侧的 Apicula 工具链有 684★、一块开发板的官方例程仓 TangNano-9K-example 有 352★、一个 NES 复刻项目 NESTang 有 453★[3][4][5]。这一"官方近乎缺席而生态仍在增长"的生态，由三类要素共同支撑：

- **Sipeed（矽速科技）Tang 系列板卡**提供硬件入口。Tang Nano 9K 发布价 $19.99、现渠道约 $13–15，把 8,640 LUT 与 HDMI 输出带入入门价位，对照 Lattice iCEBreaker 的 $79.95，这是爱好者基数得以形成的直接原因[6]。
- **Project Apicula 开源工具链**提供流程入口。Apicula 对高云位流格式进行文档化，与 Yosys、nextpnr-himbaechel、openFPGALoader 组成从综合到烧录的全开源链路，并获得欧盟 NLnet 基金会的专项资助（NGI0 PET 与 NGI Zero Entrust 计划）[3][7]。
- **社区内容**提供留下来的理由。复古游戏/复古电脑（NESTang、SNESTang、MiSTeryNano、NanoMig 等 20 余个核心，多数移植自 MiSTer/MiST）与 RISC-V 跑 Linux（linux-on-litex-vexriscv 等三条实机路径）构成两大内容赛道，其中复古方向已被 Sipeed 产品化为 Tang Console 整机，软件栈即社区的 TangCore[5][8]。

三个要素分别覆盖了硬件、流程与内容三层需求：低价板卡对应较大的用户基数，开源工具链对应较低的上手门槛，复古核心作者公开陈述的选择理由也正是"买得起 + 全开源流程"。值得注意的是，这一生态并不依赖官方投入：高云官方在 GitHub 近乎缺席，而社区一侧仍在增长。官方对 Apicula 的态度可概括为"容忍共生"：既未采取法律行动，也未提供位流文档支持，逆向工程所需的全部位流格式知识由社区自行完成；NLnet 对 Apicula 的项目页将此目标表述为"把 Apicula 从爱好者实验流程变为生产就绪工具，真正打破 FPGA 厂商锁定"[7]。社区内容中还有一类值得点名的"底座级 IP"：nand2mario 的 usb_hid_host（176★）以不足 300 个 LUT 实现无需 CPU 的 USB HID 主机，被复古核心与各类掌机项目广泛复用，是观察生态复用网络的典型样本[16]。

1.1.2 官方与社区的分工边界

官方与社区的分工边界清晰且互补。官方一侧提供三样东西：Gowin EDA（标准版 2024 年起免费、教育版免 license，官宣原文待验证）、官网 IP 目录收录的 192 条 IP 核与参考设计（184 条 IP Core + 6 条参考设计 + AE350 SOC + SEU 硬核），全部以 EULA（最终用户许可协议）加加密网表交付，以及成体系的数据手册与文档[9]。社区一侧提供开源工具链、教程与项目内容。两个域基本互不重叠：官方 192 条 IP 中没有开源代码，社区的复古核心与软核也不依赖官方 IP。

但边界并非单向替代关系。DDR3 高速存储 PHY、PCIe、SerDes 与 GAO 在线调试目前只在官方闭源域内可用，纯开源流程在这些环节存在明确天花板（详见第 11 章）；同时 Sipeed 的官方例程仓又以 submodule 方式大量集成社区代码，边界是双向渗透的。读者应建立的准确预期是：学习、复古游戏与中小规模逻辑可走纯开源流程，高端接口功能现阶段走"开源框架 + 闭源网表"的混合流程。

1.2 生态量化画像

1.2.1 GitHub 规模：已比肩 iCE40 量级

以 2026 年 8 月 26 日 GitHub Search API 的仓库计数为口径，高云与主要开源友好厂商的量级对比如下[10][11]：

计数口径	Gowin	Lattice iCE40	Lattice ECP5	Anlogic	Efinix	Pango
关键词仓库数	754	735	277	90	72	17
"关键词 + fpga"	358	403	151	53	30	—
topic 标签仓库数	148	135	58	15	7	—

注：Pango 一行为 `pango fpga` 关键词计数；topic 维度 Efinix/Pango 无对应数据。这组数字有三点含义。第一，按关键词计数，Gowin（754）已与 iCE40（735）同量级、明显高于 ECP5（277），更远高于其他国产厂商（Anlogic 90、Pango 17）——在"开源社区可见度"这一维度上，高云是国产 FPGA 厂商中的孤例。第二，topic 维度 Gowin（148）反超 iCE40（135），topic 通常由项目作者主动打标，更能反映"自认属于该生态"的项目密度，这与 Sipeed 走量板卡带来的爱好者项目基数一致。第三，必须声明口径噪音：GitHub 关键词与 topic 计数包含改名仓库与弱相关命中，例如 "gowin fpga" 精确组合计数（358）反而低于 "ice40 fpga"（403），说明关键词命中存在水分；本报告一律将其作为量级证据而非精确指标。

1.2.2 明星项目阵容

生态的头部项目横跨工具链、板厂例程与内容应用三类，抓取时点的 star 快照如下：

项目	star	定位	归属
trabucayre/openFPGALoader	1716	通用 FPGA 烧录工具	跨厂商通用[12]
litex-hub/linux-on-litex-vexriscv	734	LiteX + VexRiscv 跑主线 Linux	跨厂商，高云为官方 target[13]
YosysHQ/apicula	684	高云位流文档化与打包	第三方工具链组织[3]
nand2mario/nestang	453	NES 周期精确复刻，720p HDMI	社区[5]
sipeed/TangNano-9K-example	352	Nano 9K 官方例程	板厂官方[4]

这张表的结构比排名本身更有信息量。star 榜首被跨厂商通用项目占据，反映的是整个开源 FPGA 社区的体量外溢；真正"高云专属"的旗舰是 Apicula 与复古游戏核心。应用层的明星高度集中于复古赛道（nestang 之外还有 snestang 290★、MiSTeryNano 252★、NanoMig 203★），说明该赛道是高云全球社区影响力的最大单点，也解释了本报告后续章节对复古方向的权重倾斜。完整项目分层地图见第 2 章。

1.2.3 时间线：从 LittleBee 存量期到 Arora V 增量期

生态重心的迁移可以用三个时间点标定。2019 年 11 月 Apicula 创建，开源流程起步[3]；2019–2023 年是 LittleBee（GW1N 系，55nm）的教程存量期，Nano 9K 成为销量与教程双料锚点，但其官方例程仓已于 2024 年 4 月停止更新[4]；2024 年起增量重心转向 Arora（GW2A）与 Arora V（GW5 系，22nm）——Sipeed 2026 年仍在活跃的 example 仓全部落在 Nano 20K、Primer 20K 与 Mega 60K/138K，Apicula 0.33（2026-08-25 发布）新增 GW5AT-60B chipdb，NLnet 亦设专项资助 nextpnr 对 GW-5 家族的支持[14][7]。一个佐证信号是复古赛道最高产的作者 nand2mario 自 2025 年下半年起把主力转向自研 x86 软核（z386 182★/z8086 100★ 等），Tang 游戏机线进入维护模式[15]。对读者的直接含义是：入门仍应从 Nano 9K 的存量教程起步（性价比与资料密度最高），追新与产品化则应直接看 GW5 系列板卡。

1.3 本报告使用方法与数据说明

1.3.1 数据来源与验证方法

本报告的事实性数据来自四类一手来源，采集窗口为 2026 年 8 月（部分为 9 月初）：其一，GitHub REST API 与仓库页面实测，star 数、fork 数与最近 push 时间均为该时点快照，非实时值，"活跃/停更"按最后一次 push 时间推断；其二，厂商官网与 Sipeed Wiki 的逐页抓取，用于规格、IP 目录与价格口径；其三，PyPI、NLnet 项目页等一手发布渠道；其四，GitHub 穷尽式搜索的阴性结果（用于"某方向项目为零"类结论，均按"待验证"兜底）。验证遵循三条原则：**双源核实**（关键声明要求至少两个独立来源交叉确认，达不到的标注置信度）；**冲突并列**（来源冲突时不做取舍而并列呈现，例如 Tang Nano 4K 的 SiP 存储类型在 Sipeed Wiki 与高云官网口径不一致，正文两处并列并标注待验证）；**显式存疑**（凡未经一手核实的信息，正文一律标注"（待验证）"，长期未更新项目标注停更时间）。正文中所有事实性声明均以脚注指向原始链接，读者可据此逐条复现本报告的结论。

阅读顺序可按读者身份选择：需要找代码与评估项目维护状态的读者直接读第 2 章（GitHub/Gitee 项目地图）；需要选板卡的读者读第 3 章（开发板生态）；关心"能否脱离官方 EDA"的读者读第 11 章（开源工具链）；评估高云在全球开源 FPGA 坐标系中位置的读者读第 18 章（横向对比）。本章给出的所有高层判断——三要素格局、GitHub 量级、LittleBee 到 Arora V 的重心迁移——都将在对应章节以项目级数据展开论证。

2. GitHub / Gitee 项目地图

本章回答一个问题：当你想找一段可复用的高云 FPGA 代码时，应该去哪里、找到的东西处于什么维护状态、由谁负责。数据口径说明：所有 star 数与最近提交时间来自 2026 年 8 月对 GitHub REST API、仓库页面 HTML 与 Gitee 页面的实测抓取，是调研时点的快照而非当前实时值；维护状态按最后一次 push 推断，"活跃"指近 12 个月内有提交。本章将项目按归属分为五类：**高云官方**、**板厂官方支持**（Sipeed）、**第三方工具链组织**（YosysHQ、litex-hub 等）、**社区原创**与**可移植的跨厂商通用项目**（如 openFPGALoader、LiteX），并在每张表中明确标注，避免把"官方"和"社区"混为一谈。

2.1 官方与半官方账号

2.1.1 高云官方双账号：gowinsemi 全停更，GOWIN-FPGA 零星投放

高云半导体在 GitHub 上存在两个账号，均已通过 API 全量枚举核实，常见的 `GowinSemiconductor` 账号并不存在[1]。其一是用户账号 **gowinsemi**，共 9 个公开仓库，全部停更于 2019–2022 年，合计 star 约 76 个；其二是组织账号 **GOWIN-FPGA**（自述为"Gowin-IP-OpenSrc-Dev-Official"），共 4 个仓库，是官方开源 IP 的投放窗口[2]。

账号	仓库	star	最后 push	内容	归属
gowinsemi	USB2I2S	34	2022-04-13	USB 音频转 I2S	高云官方
gowinsemi	GoAI	27	2022-04-11	GoAI 2.0 AI 推理示例（车辆/性别/人检测，面向 GW1NSR-4C / Tang Nano 4K）	高云官方
gowinsemi	USB2Peripheral、USB-Video-Class、MJB、GW1NS2-Simple_Examples、AWSIoT_ESP32_to_GW1NS2、gowinsemi.github.io、dasm	0–9	2019-03 ～ 2022-04	早期 USB 参考与 GW1NS2 例程	高云官方
GOWIN-FPGA	USB3.0-Device-Controller	17	2024-08-20	官方开源 USB3.0 Device Controller IP	高云官方
GOWIN-FPGA	GOWIN_UAC2_Main	8	2024-11-07	USB Audio Class 2 参考设计（USB 2.0 Soft-PHY + I2S）[17]	高云官方
GOWIN-FPGA	OC8051_V1.0	2	2024-11-07	OC8051 软核单片机工程[18]	高云官方

GOWIN-FPGA	USB-2.0-Audio	2	2026-07-30	USB 2.0 复合设备参考设计（UAC HIFI + HID + DFU），2026-07 新建[19]	高云官方

这组数据揭示了三个事实。第一，官方开源窗口在 2022-04 经历了一次整体冻结：gowinsemi 账号此后零提交，其中 GoAI 仓库的停更与官网 GoAI 2.0 页面大量条目停留在"Coming Soon"互为印证（GoAI 产品线 2026 年初以闭源 SDK 形式在官网重启 3.0 版本，但 GitHub 仓库未复活，属"官网闭源 SDK 对 GitHub 僵尸仓库"的典型对照）[2]。第二，2024 年后官方改以 GOWIN-FPGA 组织账号低频投放，且方向高度集中于 **USB**——4 个仓库中 3 个是 USB 参考设计，2026-07-30 新建的 USB-2.0-Audio 说明官方仍安排专人以季度级频率维护这个窗口，但投入规模极小（两账号合计 13 个仓库、总 star 不足 110）[1][2]。第三，官方真正的 IP 策略并不在 GitHub：官网 IP 目录收录 192 条 IP 核与参考设计，全部以 EULA（最终用户许可协议）加加密网表交付，与 GitHub 上的开源试水互不重叠[9]。对读者的实际含义是：不要指望从官方仓库找到通用 RTL 参考，官方仓库的价值集中在 USB 协议栈参考设计。

2.1.2 Sipeed 官方：一板一仓，维护重心已迁至 Arora V

事实上承担"官方例程"职能的是板厂 Sipeed（矽速科技）。经 GitHub API 对 sipeed 组织 119 个公开仓库全量枚举核实，Sipeed 为 Tang 系列高云开发板维护 10 个 example 仓库，除 Tang Console 外每块板恰好对应一仓[14]。

仓库	star	最后 push	芯片	维护状态
TangNano-9K-example	352	2024-04-08	GW1NR-9（LittleBee）	缓更[4]
TangPrimer-20K-example	244	2026-06-06	GW2A-LV18（Arora）	活跃[20]
TangNano-20K-example	208	2026-07-08	GW2AR-LV18（Arora）	活跃[21]
TangNano-4K-example	121	2023-06-16	GW1NSR-4C	停更[22]
TangMega-138KPro-example	101	2026-06-06	GW5AST-LV138（Arora V）	活跃[23]
TangMega-138K-example	81	2026-08-20	GW5AST-LV138	活跃[24]
TangPrimer-25K-example	78	2024-10-17	GW5A-LV25（Arora V）	缓更[25]
Tang-Nano-examples	73	2021-09-16	GW1N-LV1	停更[26]
TangNano-1K-examples	29	2023-04-12	GW1NZ-LV1	停更[27]
TangMega-60K-example	15	2026-06-06	GW5AT-LV60（Arora V）	活跃（新仓）[28]
Tang Console 专属仓	不存在	—	—	四个候选仓库名经 API 核实均返回 404[14]

这张表是全书后续章节反复引用的基础设施清单，其中有三个值得展开的判断。其一，维护重心迁移清晰可辨：2026 年仍有提交的全部是 Arora（GW2A/GW2AR）与 Arora V（GW5A/GW5AT/GW5AST）

板卡，而 LittleBee 系（GW1N/GW1NZ/GW1NR/GW1NSR）的 Nano、1K、4K、9K 四仓已全部停更，其中 star 最高的 Nano 9K 仓（352★，Sipeed 系之最）也止于 2024-04[4][14]。存量教程大量基于 Nano 9K，读者按旧教程找例程时需注意这批仓库已冻结，新例程只会出现在 20K、Primer 20K 与 Mega 系列仓库。其二，demo 覆盖面呈现明显的器件代差：停更仓止步于 LED/LCD/HDMI/picotiny 软核，活跃仓已延伸到 DDR3 测试、PCIe DMA、SFP+ 万兆以太网、USB2 软 PHY 与 GW5AST 片内 AE350 RISC-V 硬核 SoC 参考设计，138K Pro 仓还引入了逐 demo 的"已验证"标记制度，是唯一明示评审状态的仓[23]。其三，Tang Console 的示例生态是"官方缺席、社区补位"：Sipeed wiki 的 Console 页面把例程入口指向 Mega 60K/138K 官方仓与第三方 TangCore 游戏发行版[29]。另一个值得记录的现象是**社区代码回流官方仓**：Sipeed 仓库大量以 submodule 或致谢方式集成社区作品，包括 nand2mario 的 nestang 与 usb_hid_host、ZiyangYE 的 SDRAM/DDR/UDP 控制器、Icenowy 的 LiteX 固件，以及来自 Gitee 的 SparrowRV RISC-V 核[21][24]，官方仓与社区仓之间的边界是双向渗透的。

2.2 社区项目分层地图

2.2.1 明星层（>100★）：复古游戏、工具链、教程三分天下

以 star 数超过 100 为界（抓取时点），高云相关明星项目可归为四个集群，归属差异很大，下表逐项标注。

项目	star	方向	归属
trabucayre/openFPGALoader	1716	通用 FPGA 烧录工具，支持高云全系	跨厂商通用项目[12]
YosysHQ/apicula	684	Project Apicula：高云 bitstream 文档化与打包	第三方工具链组织（YosysHQ）[3]
litex-hub/linux-on-litex-vexriscv	734	LiteX + VexRiscv 跑主线 Linux，官方支持 Nano 20K / Primer 20K	第三方组织（跨厂商，高云为官方 target）[13]
sipeed/TangNano-9K-example	352	Nano 9K 官方例程	板厂官方支持（见 2.1.2）[4]
nand2mario/nestang	453	NES 周期精确复刻，720p HDMI	社区（nand2mario）[5]
nand2mario/snestang	290	SNES（含 DSP-1 等扩展芯片）	社区[30]
MiSTle-Dev/MiSTeryNano	252	Atari STE 核心	社区（MiSTle-Dev 组织）[31]
harbaum/NanoMig	203	Amiga Minimig 移植	社区（harbaum）[32]
nand2mario/usb_hid_host	176	无 CPU 的紧凑 USB HID 主机核（<300 LUT）	社区，跨厂商可用[16]
lushaylabs/tangnano9k-series-examples	147（两次抓取 146–147）	Lushay Labs 图文教程配套代码	社区（教学）[33]
nand2mario/tangcore	140	FPGA 游戏发行版（NES/SNES/GBA/MD/SMS 合一）	社区[8]
MiSTle-Dev/C64Nano	132	Commodore C64 核心	社区[34]

ConstStrings/GoWinSDR	130	纯 Verilog SDR（AD9363/AD9361），疑似 2025 嵌赛获奖作品（待验证）	社区（中文）[35]
Martoni/GbHdmi	128	Game Boy HDMI 输出（Nano 4K）	社区，已停更[36]
nand2mario/486tang	127	80486 PC（ao486 移植），SD 卡引导 DOS	社区[37]
sipeed/TangNano-4K-example	121	Nano 4K 官方例程	板厂官方支持（见 2.1.2）[22]
zf3/psram-tang-nano-9k	104	Nano 9K 内嵌 PSRAM 驱动探索	社区，已停更[38]

从归属维度看，明星层呈现三个结构性特征。第一，**复古游戏与复古电脑是应用层绝对主力**：17 个项目中 9 个属于该赛道，且集中在两位高产维护者手中——nand2mario（nestang/snestang/tangcore/486tang 及 84 ★ 的 gbatang）与 MiSTle-Dev 组织（MiSTeryNano/C64Nano 等），其核心大量移植自 MiSTer/MiST 项目，意味着 MiSTer 上游生态的成熟度直接决定了高云复古游戏生态的天花板[5][31]。第二，**工具链层由跨厂商项目占据 star 榜首**：openFPGALoader（1716★）与 linux-on-litex-vexriscv（734★）并非高云专属，星标数反映的是整个开源 FPGA 社区的体量；真正高云专用的工具链旗舰是 Apicula（684★，2026-08 仍在高频提交），它与 yosys 的 `synth_gowin`、nextpnr-himbaechel 共同构成全流程开源工具链，是后续工具链章节的主角[12][3]。第三，中文社区项目首次出现在明星层：GoWinSDR（130★）是纯 Verilog 实现的软件无线电，疑似获 2025 年全国大学生嵌入式竞赛 FPGA 赛道奖项（无直接证据，待验证，详见第 9 章），说明中文社区的高质量产出已能进入头部，只是数量尚少[35]。

2.2.2 中坚层（20–100★）与新秀层（2025–2026）

中坚层是生态真实厚度的体现，下表选取代表性项目（仍按归属分类，star 为抓取快照）。

项目	star	方向	归属
nand2mario/gbatang	84	Game Boy Advance 核心，开源 BIOS	社区[39]
ryomuk/TangNanoDCJ11MEM	84	为 DEC DCJ11（PDP-11）CPU 提供内存/UART（日文文档）	社区[40]
sipeed/TangMega-138K-example	81	Mega 138K 官方例程	板厂官方支持[24]
lfantoniosi/WonderTANG	72	MSX 电脑用 Tang Nano 20K 卡带	社区[41]
verilog-indeed/gowin_fpga_tutorials	69	r/GowinFPGA 配套教程（含 GW1NSR Cortex-M3、GAO 分析仪）	社区（教学）[42]
harbaum/Pacman-TangNano9k	62	Pac-Man 街机 HDMI 复刻	社区[43]
BigPig-Bro/Gowin	52	按板分类的大型中文例程库（Pocket_lab、全部 Tang 板、自制 GW020 系列）	社区（中文）[44]
MiSTle-Dev/A2600Nano	42	Atari 2600 核心	社区[45]
nand2mario/mdtang	35	Mega Drive/Genesis 核心	社区[46]
fredrequin/verilator_gowin	24	Verilator 仿真高云原语	社区（工具）[47]
MiSTle-Dev/NanoApple2	约 21（待验证）	Apple II 核心	社区[48]

中坚层有两个观察点。其一，复古赛道之外开始出现"仪器与接口"类实用项目——PDP-11 内存仿真、MSX 卡带、Verilator 仿真模型，这类项目星标不高但复用价值大，是工程师真正会拿去改的项目。其二，中文例程库 BigPig-Bro/Gowin（52★）覆盖 GW1N-LV9 到 GW5AST-LV138 三代器件与全部 Tang 板卡，是中文社区少有的跨板系统例程资源，star 偏低主要因为受众集中在国内[44]。星标偏低不等于质量低，这在中文项目上尤为明显——传播渠道的隔离（Gitee、B 站、QQ 群）使 GitHub star 严重低估中文项目的实际使用量。

新秀层则指示生态的前进方向。2025–2026 年新出现的项目包括：kami4ka 的"tang 三件套"——tang_computer（Tang Primer 20K 上用 VexRiscv-SMP + LiteX 跑主线 32 位 Linux，并走通 USB3317 PHY 六线串行模式的 USB 主机，2026-07 创建）、tang-monitor、tang_mp3_player（纯 RTL 的 MPEG-1 Layer III 解码，无 CPU，2026-08 创建）[50][49][51]；逆向与开放固件方向的 DavidClawson/gw1n2-apicula（为 FNIRSI 2C53T 示波器所用 GW1N-2 芯片做 Apicula chipdb 差分模糊逆向，进行中）与 OpenScope-2C53T（该示波器的开放固件，2026 年活跃）[52][53]；高速接口方向的 Lamagraph/pci-ddr-gowin-tangmega138kpro（Tang Mega 138K Pro 的 PCIe + DDR 探索）[54]；竞赛方向的 RyanFPGA/2025_FPGARACE_Gowin_1（2025 FPGA 创新设计竞赛高云选题，全景相机，Tang Mega 60K）[55]；以及面向新手的 atmarachchige0081/Tang-FPGA-Studio（Tang 板初学者 IDE，4★，2026-08）与 HughF/fpga-blinky（138K 无头 Gowin 工具链参考工程，2026-07）[56][57]。新秀层的共同信号是"整机级"：新项目不再满足于点灯与外设例程，而是 Linux 小电脑、DOS PC、示波器固件这类系统级目标；同时逆向边界在向消费级芯片（GW1N-2）扩展，预示 Apicula 的器件覆盖面有望继续扩大。这些项目 star 目前接近零，属于"位置正确但尚未被社区发现"的早期信号，建议读者按作者名而非 star 数跟踪。

2.3 中文与 Gitee 生态

2.3.1 Gitee 高价值中文仓库

Gitee 上高云相关内容总量小，Gitee 站内搜索接口在调研中多次超时，未能全量枚举（待验证），但抽样已能识别出几个高质量中文原创仓库。特别说明：早期调研记录中的 `gitee.com/dexixi/TangNano9k_Tutorial` 路径经核实不存在，正确作者是 Gitee 用户 lanzhoo（懒粥）[58]。

仓库	star/fork	最后更新	内容	归属
lanzhoo/TangNano9k_Tutorial	33★/10	2024-10-28	Tang Nano 9K 上 Verilog + RISC-V CPU 设计 step-by-step 中文教程（木兰 PSL-2.0），被 sipeed/TangNano-9K-example 以 submodule 引用	社区（中文）[58]
lanzhoo/fpga-based-mcu-design	1★/2	2026-02-04	续作：Verilog 设计 RISC-V MCU 入门，覆盖 Nano 9K 与 20K，MounRiver IDE + GCC + OpenOCD	社区（中文）[59]
zhouqiaowen/tang-nano-9k-code	31★/8	2023-08-20	B 站"ZQ坐看云起时"36 集 Tang Nano 9K 课程配套源码（约 33 个递进例程，LED→ST7789→SPI Flash→tinyriscv，MIT）	社区（中文）[60]

gu-cy/tangprimer20k	9★/1	2024-07-06	Tang Primer 20K 车牌字符识别（FPGA 图像预处理，课设级）	社区（中文）[61]
kong-yiji/SparrowRV	未记录	2024-01 起	开源 RISC-V 核"小麻雀"，官方支持 Tang Nano 20K 与 Primer 20K 两个高云平台	社区（中文）[62]
uyami/gowin-ae350-linux	2★/1	约 1 年前	GW5AST-138 的 AE350 RISC-V 硬核 SoC 运行 Linux 例子	社区（中文）[63]
jonahlew/TangNano-20K-example 等	0	2023–2024	Sipeed GitHub 例程的个人搬运镜像（非官方，可能过时）	镜像[64]
gitcode.com/ChipCamp/TangNano-20K-example	—	2026-07 抓取时仍同步	Sipeed 例程在 gitcode（CSDN 系）的官方同步镜像	官方镜像[65]

分析这张表需要一条先验背景：Sipeed 官方 Gitee 组织只镜像了 MaixPy/MaixCDK 等 AI 产品线，**并未镜像任何 Tang FPGA 例程**，Gitee 上的 Tang 例程镜像全部是个人搬运，存在过期风险，国内拉取需求更可靠的去处是 gitcode 的 ChipCamp 官方同步镜像[66][65]。真正的中文原创价值集中在教学类：lanzhoo 的两个仓库构成目前最体系化的中文 RISC-V 自制 CPU 教程，其 Nano 9K 教程质量高到被 Sipeed 官方例程仓以 submodule 形式直接引用——这是中文社区作品反向进入"半官方"体系的少数案例[58][4]；zhouqiaowen 仓库则是 B 站最系统 Tang Nano 9K 视频课的配套源码（原 UP 主账号已注销但视频仍可观看，Sipeed wiki 至今保留致谢链接），源码与视频分离存放的模式要求读者两边都收藏[60]。SparrowRV 值得工程师关注：它是极少数把高云列为官方支持平台的开源 RISC-V 核，且已被 Sipeed Nano 20K 例程仓作为 submodule 收录[62][21]。

2.3.2 中英社区平行运行现象

综合 GitHub、Gitee、B 站与论坛的调研数据，高云开源生态呈现出明显的**中英双轨平行**结构，两条轨道在内容层级上几乎不重叠。

中文轨道的内容重心在**入门与应试**：官方 B 站账号"高云半导体"的 FPGA 课程软件篇（9 集合辑，实测 48015 次播放）是官方最系统的入门课[67]；第三方有小梅哥 FPGA 的高云系列（2024 年起基于 Arora V，2025 年起推出 ACG720 全新开源课程且在持续更新）与上述 ZQ坐看云起时 36 集课程；正点原子为 ATK-GW2ALV18 板卡配套了 40 余个例程与 1300 余页教程，资料全开源[68]；产出高峰则由全国大学生嵌入式竞赛、FPGA 创新设计竞赛等高云赛道驱动，RyanFPGA 全景相机为竞赛获奖作品，GoWinSDR 疑似为 2025 嵌赛参赛作品（待验证）[35][55]。英文轨道的内容重心在**基础设施与高端应用**：bitstream 逆向（Apicula）、复古核心移植（MiSTle-Dev、nand2mario）、Linux on LiteX、SerDes/PCIe 开源探索几乎全部由英文 GitHub 社区完成[3][31][54]。

连接两条轨道的节点很少但存在：Sipeed 是事实上的枢纽，其 wiki 中英双语、仓库 README 以英文为主并附中文 wiki 入口，且双向收录社区作品（Gitee 的 lanzhoo 教程与 SparrowRV 进入官方例程仓，nand2mario 的 nestang 亦然）[21][58]。对读者的实践建议是：学中文入门材料可以快速走完"安装 Gowin EDA→点灯→屏显→软核"路径，但进入开源工具链、复古核心、Linux 部署等深水区后，信息源必须切换到英文 GitHub 与 r/GowinFPGA；反过来，英文社区对高云官方 IP、中文竞赛作品与 Gitee 教程几乎一无所知，这是中文贡献者向国际社区输出（如 GoWinSDR 已用英文 README）的潜在空间。

3. 开发板生态

3.1 高云产品线定位

3.1.1 三代产品线：LittleBee → Arora → Arora V

理解高云开发板生态的前提，是理解其芯片本身的三代产品线，因为开发板的命名、接口能力与价格锚点完全跟随芯片代际划分。

第一代为 **LittleBee（小蜜蜂）家族**，55nm 工艺，内嵌 Flash 的非易失架构，逻辑规模覆盖 1K–9K LUT。该家族细分出多个变体：基础通用型 GW1N；SiP（System in Package，系统级封装，将 FPGA 与存储器合封）型 GW1NR，片内可合封最高 128Mbit PSRAM/SDRAM；SoC 型 GW1NS，集成 ARM Cortex-M3 硬核；SiP SoC 型 GW1NSR，在 Cortex-M3 之外再合封存储；另有加密型 GW1NSE/R、集成 BLE 5.0 与 32 位 ARC 核的 GW1NRF，以及超低功耗的 GW1NZ（待机功耗官方标称低至 28μW）[69][70]。非易失架构意味着上电即运行、无需外挂配置芯片，这使 LittleBee 成为消费电子、LED 显示、桥接与 IoT 场景的默认选项，也是入门级开发板的主力芯片来源。

第二代为 **Arora（晨熙）家族 GW2A 系列**，55nm 工艺的 SRAM 架构 FPGA，逻辑规模 18K–55K LUT，包含基础型 GW2A（18K/55K）、SiP 内置 SDRAM 的 GW2AR（最高 128Mbit）、内置 Flash 的 GW2AN、Flash+SDRAM 双内置的 GW2ANR，以及车规的 GW2A-A[71]。SRAM 架构换取更高的逻辑密度与 DSP 资源，定位中逻辑规模、高性价比的通信、工业与视频桥接场景。

第三代为 **Arora V 家族 GW5x 系列**，22nm 工艺，逻辑规模 15K–138K LUT，是高云当前的技术旗舰。其细分规则为：GW5A（25/60/138K）带 MIPI D-PHY 硬核与 ADC；GW5AT（15/60/75/138K）增加 12.5Gbps SerDes、PCIe 硬核与 MIPI C-PHY；GW5AS 增加处理器硬核（25K 档为 Cortex-M4，138K 档为 RISC-V AE350 SoC）；GW5AST（138K）集 RISC-V 硬核、SerDes、PCIe、MIPI 于一颗芯片，为最高端型号[72]。此外，GW5AR/ART/ANRT 子系列（15K–25K 档）把 PSRAM/NOR Flash 以 SiP 方式合封，GW5AT-15 还集成 JPEG+ 编解码硬核，这一代还换用新架构 DSP（27×18/27×36 乘法器配 48bit 累加器），部分型号将 DDR3 支持推进到 1333Mbps（个别料号的官方速率口径较低，见 §3.2.2）[72]。关于 AE350 硬核主频需注意时间线：2023 年 8 月发布口径为 400MHz，现行官方资料为 800MHz，引用早期评测时应对照版本[85]。这一代的意义在于把以往需要专用 ASSP 或高端进口 FPGA 才能完成的 SerDes 通信、PCIe 加速、MIPI 摄像头接入，拉入国产中档 FPGA 的价格区间，开发板生态的天花板随之抬升。

3.2 Sipeed Tang 全系规格表

在高云开发板领域，Sipeed（矽速科技）的 Tang 系列是事实上的主流生态：其产品线从 GW1NZ-1（1.1K LUT）一直覆盖到 GW5AST-138（138K LUT），且除 Tang Mega 138K Pro 的 License 状态待验证外，其余在售 Tang 板卡均可用免 License 的高云教育版 IDE 开发——其中 Mega 60K 自教育版 V1.9.11.03 起、Mega 138K（PG484A 封装）自教育版 V1.9.9 起获得支持[73]。下表汇总 Sipeed Tang 全系在售板卡的核心规格，数据以 Sipeed 官方 Wiki 为准并经高云官网交叉核实：

板卡	FPGA 型号（家族）	LUT4 / FF	B-SRAM	DSP	板载存储	视频接口	关键扩展	参考价格

Tang Nano 1K	GW1NZ-LV1（LittleBee）	1,152 / 864	72Kbit	—	无 DRAM，内嵌 64K 用户 Flash	40P RGB LCD	USB-C（BL702 调试器）、48 IO	~$5–9[74]
Tang Nano 4K	GW1NSR-LV4C（LittleBee SoC）	4,608 / 3,456	180Kbit	16	SiP 存储 64Mbit（类型存冲突，见下文）+ 32Mbit NOR	HDMI TX	DVP 摄像头口、Cortex-M3 硬核 @80MHz、44 IO	~$11–16[75]
Tang Nano 9K	GW1NR-LV9C（LittleBee）	8,640 / 6,480	468Kbit	20	SiP 64Mbit PSRAM（16bit）+ 32Mbit SPI Flash	HDMI TX + RGB/SPI 屏口	TF 卡槽、BL702 调试器、27MHz 晶振	约 $13–15（发布价 $19.99）[76][77]
Tang Nano 20K	GW2AR-LV18（Arora）	20,736 / 15,552	828Kbit	48	SiP 64Mbit SDR SDRAM（32bit）+ 64Mbit Flash	HDMI TX + RGB LCD 口	microSD、MAX98357A 音频功放、MS5351 时钟芯片、BL616 调试器	$16.74–37.77（发布价 $25.64）[78][79]
Tang Primer 20K	GW2A-LV18（Arora，SODIMM 核心板）	20,736 / 15,552	828Kbit	48	1Gbit DDR3 + 32Mbit NOR	Dock 底板：HDMI + RGB LCD + DVP	117 IO、4×PMOD、10/100M 以太网（RTL8201F）	核心板 ~$25，套装 ~$35–45（待验证）[80]
Tang Primer 25K	GW5A-LV25（Arora V，23×18mm BTB 核心板）	23,040 / 23,040	1,008Kbit	28	核心板无 DRAM（可插 SDRAM 模组）+ 64Mbit NOR	硬核 4-lane MIPI D-PHY RX/TX 2.5Gbps/lane	75 GPIO、3×PMOD、2×60P BTB	核心板 $19 / Dock 套装 $29（发布价）[81][82]
Tang Mega 60K	GW5AT-LV60PG484A（Arora V，SOM+NEO Dock）	59,904 / 59,904	2,124Kbit	118	512MB DDR3 + 64Mbit Flash	HDMI TX/RX；MIPI 为软核实现	4×SerDes、PCIe（目前仅 x1）、USB3.0 5Gbps、千兆网	淘宝约 ¥295 起；AliExpress $65.99 起[83]
Tang Mega 138K	GW5AST-LV138PG484A（Arora V）	138,240 / 138,240	6,120Kbit	298	1GB DDR3（800Mbps）+ 128Mbit Flash	HDMI TX/RX	RISC-V AE350 硬核 SoC @800MHz、4×SerDes ≤8Gbps、PCIe 硬核、USB3.0、千兆网、2×ADC	SOM $68.89 / Dock 套装 $129.60[84][85]
Tang Mega 138K Pro	GW5AST-LV138FPG676A（Arora V，倒装封装）	138,240 / 138,240	6,120Kbit	298	1GB DDR3 + 256Mbit Flash	2×DVI + 2×MIPI CSI（3-lane）	**8×SerDes 至 12.5Gbps**、2×SFP+ 光口、PCIe x4、187 GPIO	套装 $195；现 AliExpress $116–208[86][87]

Tang Console	复用 Mega 60K / 138K SOM	同 SOM	同 SOM	同 SOM	60K 版 4Gb DDR3；138K 版 8Gb DDR3	HDMI TX + RGB LCD 口	2×USB3.0、PCIe x1（机械兼容树莓派 5 HAT）、2×PMOD、可改 DE10-Nano 兼容排针	预售 $69（60K）/ $99（138K），套装 $89–139[88][89]

从这张表可以读出三条结构性信息。第一，**价格密度曲线在 20K 档出现拐点**：Tang Nano 20K 以约 $17–28 的价格提供 20,736 个 LUT4 与 32bit 宽的 SiP SDRAM，每美元可购得的逻辑资源在全表中最高，这解释了它为何成为社区"甜点板"。第二，**22nm Arora V 板卡的下探速度超出预期**：Primer 25K 以 $19 的核心板价格把硬核 MIPI D-PHY 带入入门价位，而 Mega 138K 把 138K LUT 与 RISC-V 硬核 SoC 压到 $130 以内，这一价位在国际竞品中通常只能买到无硬核处理器的 55nm/65nm 产品。第三，**封装成为 138K 系列的关键分界**：同为 GW5AST-138 芯片，标准版采用 PG484A（PBGA 引线键合封装），SerDes 仅 4 路且上限 8Gbps；Pro 版采用 FPG676A（FCPBGA 倒装封装），才解锁全部 8 路 12.5Gbps SerDes、MIPI 硬核与 SFP+ 光口[72]。选购 138K 板卡时若目标是高速串行通信，封装型号的差异比 LUT 数量更值得核对。

3.2.1 Tang Nano 1K/4K/9K/20K：入门梯队的规格与价格

Nano 系列是 Sipeed 的入门梯队，四块板以约 $5–30 的价格带形成完整的进阶路径。

Tang Nano 1K（GW1NZ-1，1,152 LUT4）定位纯教学：点 LED、状态机、小型数字逻辑实验足够，但不具备承载软核处理器的资源，不适合产品开发[74]。其芯片选择另有一层含义：GW1NZ 是高云的超低功耗线，官方标称待机功耗低至 28μW、批量价可低于 $0.50，板卡本身因而也成为评估该芯片功耗特性的最小载体[69][74]。**Tang Nano 4K**（GW1NSR-4C，4,608 LUT4）的独特价值是芯片内集成 ARM Cortex-M3 硬核（80MHz），是体验"FPGA+MCU 异构"的最便宜入口，并配有 DVP 摄像头口可接 OV2640[75]。需要指出的是，其 SiP 存储类型存在来源冲突：Sipeed Wiki 写为 PSRAM，而高云官网 GW1NSR-4C 栏目同时列出 HyperRAM 64Mbit 与 PSRAM 64Mbit，以芯片厂口径为准应为 HyperRAM，但最终定性需查 DS817 数据手册原文（待验证）[70][75]。

Tang Nano 9K（GW1NR-9C，8,640 LUT4、SiP 64Mbit PSRAM、HDMI TX）是整个生态的入门锚点：发布时官方标价 $19.99，现渠道约 $13–15（Seeed 渠道 $14.90、AliExpress $12.65–14.50）[76][77]。横向看，同价位国际市场缺少可比对的产品——iCEBreaker 售价 $79.95、Digilent Basys 3 为 $165，这也是 Nano 9K 成为高云生态销量最大板卡的直接原因[90]。**Tang Nano 20K**（GW2AR-18，20,736 LUT4、SiP 64Mbit 32bit SDRAM）2022 年发布价 $25.64，现 AliExpress 渠道 $16.74–37.77[78][79]；其板载 BL616 调试器、microSD 槽与 MAX98357A 音频功放，使其成为 RISC-V 软核跑 Linux 与复古游戏机模拟（NESTang 等）的主力平台。规格上有一处更新：Sipeed Wiki 当前参数表已将板载 Flash 标为 64Mbit，早期文档的 32Mbit 应为旧批次[78]。

3.2.2 Tang Primer 与 Tang Mega：核心板形态与封装级差异

Primer 与 Mega 系列转向"核心板+底板"形态，面向原型验证与产品集成。**Tang Primer 20K** 采用 SODIMM 核心板（GW2A-18，117 个可用 IO），Dock 底板提供 HDMI、摄像头口与 10/100M 以太网[80]；其 DDR3 容量存在 128MB 与 256MB 两种口径（待验证）[80]。**Tang Primer 25K** 是 22nm Arora V 的入门载体：23×18mm BTB 核心板（GW5A-25，23,040 LUT4），发布价核心板 $19、Dock 套装 $29，最大亮点是核心板直接引出硬核 4-lane MIPI D-PHY（2.5Gbps/lane），在同价位板卡中几乎没有对手[81][82]。

Mega 系列进入高速接口领域，但**封装差异直接决定能力上限**，选购时必须逐条核对。**Tang Mega 60K**（GW5AT-60，PG484A 封装）存在三处与宣传规格不符的实测结论：其一，高云官网封装表显示 GW5AT-60 的 PG484A 封装不含 MIPI 硬核，Sipeed Wiki 亦注明板上 MIPI 为 SoftCore（软核）实现；其二，因 NEO Dock 按 138K 设计导致 60K 的 SerDes lane 1/3 互换，板上 PCIe 目前仅 x1 模式可用；其三，芯片 DDR3 官方速率为 1100Mbps 而非早期文档的 1333Mbps[72][83]。**Tang Mega 138K** 标准版（PG484A）提供 4 路 270Mbps–8.0Gbps SerDes、硬核 PCIe 与 RISC-V AE350 硬核 SoC（800MHz），Dock 套装 $129.60[84][85]；**Pro 版**（FPG676A 倒装封装）才解锁 8 路 12.5Gbps SerDes、2×SFP+ 光口、2×MIPI CSI 与 PCIe x4，套装价 $195、现 AliExpress $116–208[86][87]。两处冲突需并列呈现：Arora V 的 PCIe 硬核代际，高云官网特性正文写 "PCIe 2.0 hardcore"，官网系列表与 Sipeed Wiki 写 PCIe 3.0，部分零售页写 PCIe 2.0 x4（待验证）[72][86]；Mega 60K 的 SerDes 上限，Sipeed Wiki 写 8.8Gbps，高云官网注明 PBGA 封装最高 8Gbps（待验证）[72][83]。此外，138K Pro 是否仍强制商业版 IDE License 未见官方明示，零售页标注 "Commercial License required"（待验证）[86]。

3.2.3 Tang Console：复古游戏整机与"MiSTer 挑战者"

Tang Console 于 2025 年 4 月底发布，是复用 Mega 60K/138K SOM 的复古游戏整机底板，尺寸 65×56mm[88]。其接口布局明显对标 MiSTer（基于 Intel DE10-Nano 的开源复古游戏平台）：2×USB3.0（5Gbps）、HDMI、2×PMOD、2×2x20P 排针可改装兼容 DE10-Nano 生态，另有一条 PCIe x1 的 16P FPC 连接器，机械上兼容树莓派 5 的 PCIe HAT 形态，但兼容性尚待软件修复[88]。价格上，预售价 $69（60K）/ $99（138K），含 SDRAM 模组、外壳与手柄的套装 $89–139[88][89]——对照 MiSTer 整机普遍 $200 以上的组装成本，Console 把入场价压到三分之一以下。

社区对其评价需并列呈现：Hackster 等媒体称其为"向 MiSTer 发起挑战的产品"[89]；NeoGAF 等玩家社区的首发反馈则认为固件"仓促、不完整"（主观评价，中置信）。其软件支柱是 nand2mario 主导的 Tang Core 开源模拟器核心（NESTang、SNESTang、GBATang、MDTang、SMSTang 等），由板载 BL616 运行 TangCore 固件调度[88]。判断 Console 能否真正替代 MiSTer，取决于核心移植的广度与延迟调校的成熟度，这属于仍在演进中的开放性结论。从产品策略看，Console 还有一层定位：它是 Sipeed 首次将 FPGA 板卡包装为"整机消费品"而非"开发板"的尝试——自带电池管理、喇叭与风扇接口、手柄套装，目标用户从工程师扩展到复古游戏玩家。这一转变若能成立，将为高云芯片带来开发板销量之外的新出货渠道；若不能成立，其硬件（60K/138K SOM + 完整底板）仍可按通用开发板使用，预售 $69 的 60K 版本实际上是获得 Mega 60K 硬件的最低成本路径。

3.3 官方与第三方板卡

3.3.1 高云官方 DK-START 系列：14 款套件的定位

高云官网在售开发套件构成一个与 Sipeed 平行的官方体系：DK-START 通用评估板共 14 款，从 GW1N-4 覆盖到 GW5AST-138（FPG676A），全部处于 Active 状态；另有 DK_VIDEO（视频）、DK_PCIE、DK_USB、DK_DP/eDP、DK_Motor（GW2A-55 电机控制）、DK_UAC2（GW1N-9 USB 音频）等专用方案板，以及量产烧录配件[91]。代表性型号如下：

套件	对应芯片	硬件配置要点	定位

DK-START-GW1N4 / GW1N9 / GW1NR9 / GW1NSR-4C / GW1NZ1	LittleBee 全系	基础 GPIO、LED/按键/排针	LittleBee 各变体评估[91]
DK-START-GW2A18 V2.0	GW2A-LV18	2Gbit DDR3（16bit, 1600MT/s）、双千兆网、64Mbit Flash、207 用户 IO	官方主力评估板，立创商城 ¥1,298.7[92][93]
DK-START-GW2A55 / GW2AR18 / GW2AN-9X	Arora 系	中规模/SiP SDRAM/内置 Flash 变体	中规模评估[91]
DK-START-GW5A-LV25 / GW5AR-LV25	GW5A-25 系	Arora V 入门评估	22nm 入门[91]
DK-START-GW5AST-LV138FPG676A V1.0/V2.1	GW5AST-138	与 Tang Mega 138K Pro 同芯片同封装	旗舰评估[91]
DK_Motor / DK_UAC2 / DK_PCIE / DK_DP 等专用板	GW2A-55 / GW1N-9 / GW5AT-60 等	电机控制、UAC2 音频、PCIe、DisplayPort	行业方案参考设计[91]

官方套件与 Sipeed 板卡的分工清晰：DK-START 以 ¥1,298.7 起的定价面向企业客户的芯片评估与可靠性验证，个人开发者几乎没有采购理由——同一颗 GW2A-18 芯片，Tang Primer 20K 以约 $35–45 的套装价即可覆盖多数评估需求。官方套件真正的价值在于专用方案板：DK_Motor、DK_UAC2 这类产品附带经过验证的行业参考设计，属于企业级交付物而非教学器材。从选型视角看，这张表还揭示了一个定价断层：官方体系内不存在 $100 以下的入口，而 Sipeed 体系内几乎不存在 ¥1,000 以上的产品，两个体系面向的采购主体几乎没有交集——个人开发者走 Sipeed，企业做芯片导入评估才走 DK-START。另需注意 DK_EDP_GW5AT-LV15 已标注 EOL（停产），其位置由 GW5ART-15 版本接替，采购专用板时应先核对官网的 Active 状态[91]。

3.3.2 第三方与产品内置：从 Trenz 到 FNIRSI

Sipeed 与官方之外，第三方板卡与量产产品构成了生态的外围证据层。德国 Trenz Electronic 的 **TEC0117**（GW1NR-9，8MB SDRAM + 8MB SPI Flash，Arduino MKR 兼容形态，1×PMOD，61.5×25mm）是欧洲市场的主要本地选项，价格约 €30–40（待验证）[94]；Seeed RUNBER（GW1N-4）、@Disasm 的开源板 Honeycomb（GW1NS-2C）等则被 Apicula/Apio 开源工具链列入支持列表[95][96]。开源工具链的板卡覆盖面是评估第三方板卡的关键指标：openFPGALoader 与 Apio 的兼容列表已覆盖 Tang Nano 全系、Primer 20K/25K、Mega 138K 与 Tang Console，这意味着脱离 GOWIN EDA 的纯开源开发流程在这些板卡上可用；反之，未被收录的板卡通常只能依赖厂商工具链[95][96]。

更有说服力的是高云芯片进入量产消费电子的两个案例。Sipeed **SLogic16U3** USB3 逻辑分析仪采用 GW5AT-LV15（WLCSP 封装，15K LUT），实现 800MS/s@4CH 采样，售价 $69，兼容 Sigrok/PulseView[97][98]。FNIRSI **2C53T** 手持示波器万用表（整机约 ¥443）以 GW1N-UV2（2,304 LUT4）承担 250MS/s 双通道 ADC 采样的实时信号处理，主控 MCU 为 Artery AT32F403A；该机型还催生了 OpenScope-2C53T 开源固件项目，已打通 GW1N-UV2 的冷启动自配置[99][53]。这两个案例的共同点是：高云芯片以极低单价承担"MCU 力所不能及的并行实时逻辑"，这正是 LittleBee 家族的产品定义在真实市场中的印证。

3.4 选型建议

3.4.1 "最值得买的 5 块开发板"五维评估

综合价格、资源、生态、资料、开源工具链支持五个维度（5★制，评星依据为前文各节的核实数据），我们给出当前高云生态中最值得购买的 5 块开发板：

排名	板卡（参考价）	价格	资源	生态	资料	开源工具链	一句话定位
①	Tang Nano 9K（约 $13–15）	★★★★★	★★★	★★★★★	★★★★★	★★★★★	入门首选：非易失即开即用，教程与视频最多[76][77]
②	Tang Nano 20K（$16.74–37.77）	★★★★☆	★★★★	★★★★★	★★★★☆	★★★★★	甜点板：每美元 LUT 最优，RISC-V Linux 与复古游戏通吃[78][79]
③	Tang Primer 25K（Dock 套装 $29）	★★★★☆	★★★★	★★★★	★★★★☆	★★★★	进阶与摄像头应用首选：22nm、硬核 MIPI D-PHY、可量产核心板[81][82]
④	Tang Mega 138K NEO Dock（$129.60）	★★★☆	★★★★★	★★★☆	★★★☆	★★★	大逻辑/SoC 验证首选：138K LUT + AE350 硬核，教育版 IDE 已免费支持[84][85]
⑤	Tang Console 60K（$69–89）	★★★☆	★★★★	★★★★	★★★☆	★★★★	游戏/客厅场景首选：Tang Core 五核心，MiSTer 平价替代[88][89]

对这张表需要补充四层解读。其一，**开源工具链维度的梯度**：Nano 9K/20K 获得满星，是因为 Apicula + Yosys + nextpnr-himbaechel + openFPGALoader 对 GW1N/GW2A 的支持已可完成综合到烧录的全链路；Primer 25K 降为四星，因 GW5A-25 的 Flash 烧录在 openFPGALoader 中仍标注 TBD；Mega 138K 降为三星，因其 SerDes/PCIe 硬核依赖厂商原语，无开源对应[95][3]。其二，**落选者各有明确原因**：Nano 1K/4K 资源太小且性价比被 9K 压制；Mega 60K NEO 被同底板的 138K 与更便宜的 Console 60K 双向夹击，且 PCIe 仅 x1、无 MIPI 硬核；138K Pro（$116–208）仅推荐给确需 8 路 12.5Gbps SerDes 或 SFP+ 的用户，且 License 状态待验证；DK-START 系列（¥1,298.7 起）面向企业评估；TEC0117 的规格已被 Nano 9K 覆盖，仅适合欧洲本地采购[86][92][94]。其三，**价格波动是必须计入的采购变量**：Tang 板卡经 AliExpress/Amazon/淘宝多层分销，同一型号价差可达 2 倍，Nano 9K 在 Seeed 渠道曾出现断货[77]。其四，**五块板形成一条无断档的进阶路径**：从 $13 的非易失入门（Nano 9K），经 $20 档的软核 SoC 实验（Nano 20K）、$29 的 22nm MIPI 应用（Primer 25K），到 $130 的硬核 RISC-V 大逻辑验证（Mega 138K），每个台阶的价格增幅与能力增幅基本匹配——这一价格梯度本身就是高云生态相对于其他 FPGA 厂商最结构化的优势。

4. FPGA 入门学习项目

本章面向零基础读者。高云 FPGA 的入门资源高度集中在 Sipeed Tang 系列板卡上：官方为每款板卡维护一个 GitHub example 仓库，社区则在全开源工具链与中文视频两个方向补齐了系统教程。下文每条推荐都回答四个问题：用什么板、需要什么配件、去哪找教程、能不能直接跑。所有 star 数与更新日期均为 2026 年 8 月调研时点的 GitHub/Gitee 实测值。

4.1 官方示例中的入门路径

4.1.1 Sipeed example 仓库的入门 demo 谱系：LED/按键/UART/屏显/PLL/RAM

Sipeed 官方 GitHub 组织为全部 10 款 Tang 板卡各维护一个 example 仓库（仅 Tang Console 例外，经 API 核实不存在专属仓库，由 Mega 60K/138K 仓库与社区 TangCore 承接）[26]。其中与入门直接相关的 6 个仓库及其 demo 谱系如下表：

板卡（芯片）	仓库	star	最近 push	入门相关 demo	配件需求
Tang Nano（GW1N-LV1）	sipeed/Tang-Nano-examples	73	2021-09-16（停更）	example_led（RGB LED 点灯）、example_lcd、nano（最小工程骨架）	RGB LCD 屏（lcd 例程）
Tang Nano 1K（GW1NZ-LV1）	sipeed/TangNano-1K-examples	29	2023-04-12（停更）	led_pjt（含预编译 .fs）、4.3/5/7 寸 RGB LCD 驱动	40pin RGB LCD 屏
Tang Nano 4K（GW1NSR-4C）	sipeed/TangNano-4K-example	121	2023-06-16（停更）	led_test、key_blink（按键切换 LED）、hdmi_720p、camera_hdmi	HDMI 显示器、OV2640 摄像头
Tang Nano 9K（GW1NR-9）	sipeed/TangNano-9K-example	352	2024-04-08（缓更/停更）	led、uart、spi_lcd（ST7789）、lcd_4.3、hdmi、picotiny（PicoRV32 SoC）	1.14 寸 SPI 屏 / 4.3 寸 RGB 屏 / HDMI 显示器
Tang Nano 20K（GW2AR-LV18）	sipeed/TangNano-20K-example	208	2026-07-08（活跃）	ws2812、uart（115200）、rgb_lcd、hdmi（720p 彩条）、audio	RGB 屏、HDMI 显示器、耳机
Tang Primer 20K（GW2A-LV18）	sipeed/TangPrimer-20K-example	244	2026-06-06（活跃）	UART、SPI_lcd、RGB_lcd、WS2812、PT8211（I2S DAC）	多数例程依赖 Dock 底板外设

对入门者的三点解读。其一，维护重心已明确转向 Arora（GW2A/GW2AR）与 Arora V（GW5 系）：2026 年仍有提交的只有 Nano 20K、Primer 20K 与 Mega 系三个仓库，而 LittleBee 系（Nano/1K/4K/9K）已全部停更，但这不影响入门使用——停更仓库的 demo 仍可直接编译烧录，9K 仓库 352 个 star 为 Sipeed 系最高，说明存量用户主要集中于此[4]。其二，外设覆盖呈梯度：LED 点灯是所有仓库的第一个工程；按键交互仅 4K 仓（key_blink）与 138K Pro 仓（key_led）提供；UART 在 9K 与 20K 仓有独立目录，注意 20K 仓 README 明示 uart 例程占用板载串口时无法烧录[21]。其三，PLL 与 RAM 没有独立教程目录：PLL（锁相环，用于时钟倍频/分频）的需求隐含在 HDMI、LCD 例程的像素时钟生成中，需打开对应工程查看 IP 配置；块存储（BSRAM）则完全缺席官方入门 demo，需转向社区教程（见 4.2.2）。除上述六仓外，入门者还应知道三个信号。第一，Nano 20K 与

Primer 20K 是目前仍在活跃的入门仓：Nano 20K 仓在 LED/UART/屏显之外直接收录了 picorv32 软核、LiteX 固件乃至 nestang（NES 游戏机核心）与 Linux demo，构成从点灯到系统级项目的完整梯度；Primer 20K 仓 README 附带完整的 Dock 底板引脚约束表，是学习约束文件（.cst）写法的现成教材[4]。第二，新一代 GW5 板卡也在补齐入口：Primer 25K 仓以 pmod_led 等 PMOD 模块例程为起点（README 注明需 Gowin IDE 1.9.9 及以上，教育版即可免 license），Mega 60K 仓官方明确建议从 pmod_led_neo 入门且每个 demo 自带 readme[4]。第三，多个仓库提供预编译比特流（如 1K 仓 led_pjt.fs、9K 仓 hdmi.fs），即使尚未装好开发环境，也可以先烧录现成文件验证硬件，再回头搭建编译流程——这对"能不能直接跑"给出了肯定答案[21]。

配件方面，摄像头类 demo 全部基于 DVP 并口 OV5640/OV2640，无 MIPI 例程[4]。

4.2 社区入门教程与例程库

4.2.1 Lushay Labs 11 篇 Tang Nano 9K 系统教程（全开源工具链路线）

Lushay Labs（learn.lushaylabs.com）的 Tang Nano 9K Series 是英文世界公认的最佳高云入门教程，其特点是从第一课起就弃用厂商 IDE，全程使用开源工具链：Yosys 综合、nextpnr-himbaechel 布局布线、Project Apicula 位流打包、openFPGALoader 烧录，可经 OSS CAD Suite 一键安装，另有 VSCode 插件 Lushay Code 提供一键构建烧录[3]。主系列 11 篇经官网目录逐条核实：环境搭建与点灯、调试与 UART、SSD1306 OLED 驱动、ASCII 文本引擎、二进制可视化、外部 Flash（P25Q32U）读取、LFSR 随机数、资源共享与仲裁器、I2C 与 ADC（ADS1115）、自造 CPU（含汇编器）、NTSC 复合视频；另有 HUB75 点阵屏、EDID、位流协议剖析等进阶篇[100]。需要注意，Sipeed Wiki 旧列表把第 11 篇误写作"Read HDMI EDID"，以官网为准第 11 篇是 Composite Video[100]。

配套源码仓库 lushaylabs/tangnano9k-series-examples 有 147 个 star，最后更新于 2024-03-30——教程本身已完结，停更不构成缺陷[33]。硬件需求为一块 Tang Nano 9K 加一片 SSD1306 OLED（I2C 接口，约数元）；该系列被 arXiv 论文引用，且 Sipeed Wiki 中文站提供前若干篇的中文镜像[100]。

全开源工具链路线对入门者的实际意义有三点。其一，摆脱 license 流程：Gowin EDA 标准版需申请 license（Sipeed 提供在线 license 服务器），教育版虽免 license 但功能有裁剪，而 Yosys/nextpnr/Apicula/openFPGALoader 全链路无任何授权步骤，Linux 与 macOS 用户也不必折腾厂商 IDE 的安装兼容性[3]。其二，命令行流程可脚本化，工程即纯文本，便于版本管理与复现——这正是"读者可依据文中链接复现每个结论"的工具基础。其三，生态仍在扩张：NLnet 已资助 nextpnr 对 GW5 系列的支持项目，Apicula 0.32 起自带 10 个高云器件的 chipdb，覆盖 Tang 全系主力板卡[3]。需要说明的边界是：DDR3 PHY 等硬核资源仍需闭源 Gowin EDA，入门阶段不涉及，进阶时会形成"混合流程"[3]。Lushay Code 插件在 2024-07 后停止更新，追求更活跃入口的读者可改用已正式支持高云 6 款板卡的 Apio[103]。

4.2.2 中文入门资源：lanzhoo step-by-step RISC-V 教程、ZQ坐看云起时 36 集配套源码、BigPig-Bro 例程库

Gitee 是中文原创教程的主要托管地，三个值得单独说明的仓库：

仓库	作者	star/fork	最后更新	内容与配套
gitee.com/lanzhoo/TangNano9k_Tutorial	lanzhoo	33/10	2024-10-28	Tang Nano 9K 上 Verilog + RISC-V CPU 设计 step-by-step 教程，木兰 PSL-2.0 许可，参考蜂鸟 E203；被 Sipeed 9K 仓 Internet_learning_resources 目录引用
gitee.com/zhouqiaowen/tang-nano-9k-code	ZhouQiaoWen（B 站"ZQ坐看云起时"）	31/8	2023-08-20	约 33 个递进例程（LED→数码管→ST7789→SPI Flash→UART→FIFO→PWM→tinyriscv），MIT 许可，配 B 站 36 集视频
github.com/BigPig-Bro/Gowin	BigPig-Bro	52	2023-04 起（缓更）	"国产高云 FPGA 开发板及其工程"大型例程库，按板分类，覆盖 GW1N-LV9 Pocket_lab、GW2A-LV18、GW5AST-LV138 及全部 Tang 板

三个仓库恰好构成互补。ZQ坐看云起时的 36 集视频是目前中文圈最系统的 Tang Nano 9K 实操课程（单集数千播放，2022-12 至 2023-08 更新），获 Sipeed Wiki 官方致谢推荐；其 B 站账号虽已注销，视频仍可观看，Gitee 源码可独立使用[60]。lanzhoo 教程填补了"软核 CPU"这一官方 demo 的空白，其续作 gitee.com/lanzhoo/fpga-based-mcu-design（2026-02-04 更新）把范围扩展到 Nano 20K 并引入 MounRiver IDE + gcc + OpenOCD 的 MCU 开发流程[58]。BigPig-Bro 例程库的价值在于跨板卡一致性：同一作者按同一风格组织 GW1N 到 GW5AST 三代芯片的工程，适合在换板时快速定位等价例程；其各工程的逐一验证状态（待验证）[44]。

除这三个中文仓库外，还有两类补充资源值得登记。英文侧，verilog-indeed/gowin_fpga_tutorials（69★）是 Reddit r/GowinFPGA 子版块的配套教程，覆盖 GW1NSR Cortex-M3 硬核与 GAO 在线逻辑分析仪等官方文档着墨较少的主题；senolgulgonul 的大学课程仓库提供 Tang Nano 9K 的 .cst 约束速查模板与仿真循环教学法，适合高校教学场景[44]。中文侧，高云官方 B 站账号的"FPGA 课程-软件篇"9 集合辑（2021-05 发布，实测 48015 次播放）覆盖 Gowin 软件使用、约束、Modelsim 联合仿真与 DDR3，是基于官方板卡的最系统视频课；正点原子 ATK-GW2ALV18 开发板则提供 44 个例程加 1300 余页全开源教程，是非 Sipeed 板卡阵营中资料密度最高的选择[60]。

4.3 入门项目清单与推荐

4.3.1 按外设主题（LED/UART/SPI/I2C/PWM/定时器/FIFO/PLL）组织的可运行入门项目表

下表按外设主题聚合可直接运行的入门项目，每行均注明板卡、配件与工具链：

外设主题	推荐项目	板卡	配件	工具链
LED/按键	各 Sipeed 仓 led 目录；4K 仓 key_blink；ZQ 例程 1–6	任意 Tang 板	裸板即可	Gowin EDA 或开源流

UART 串口	9K 仓 uart；Lushay 第 2 篇；ZQ 串口例程	Nano 9K/20K	裸板（板载 USB 转串口）	两者皆可
SPI	9K 仓 spi_lcd（ST7789）；ZQ 第 24 集"串口转 SPI 操作 Flash"	Nano 9K	1.14 寸 SPI 屏	Gowin EDA
I2C	Lushay 第 9 篇（ADS1115 ADC）；第 3 篇 SSD1306 OLED	Nano 9K	ADS1115 模块 / OLED 屏	开源流
PWM	ZQ PWM 例程；（进阶）Mega 138K 仓 pwm_fan 带测速	Nano 9K / Mega 138K	裸板 / 风扇	Gowin EDA
定时器/时钟	ZQ 第 5 集时钟分频、第 13 集 CLK 捕获；Lushay 第 1 篇计数器点灯	Nano 9K	裸板	两者皆可
FIFO	ZQ FIFO 例程	Nano 9K	裸板	Gowin EDA
PLL	HDMI/LCD 例程内的像素时钟配置（打开工程查看 IP）；juj/gowin_fpga_code_generators 提供 PLL 参数计算网页工具（2022-08 停更）[101]	9K/20K	HDMI 显示器	Gowin EDA
RAM	ZQ 第 9 集 BSRAM；zf3/psram-tang-nano-9k（104★，内嵌 PSRAM 驱动探索，2022-10 停更）[38]	Nano 9K	裸板	Gowin EDA
屏显进阶	9K 仓 hdmi（含预编译 .fs）、lcd_4.3；20K 仓 hdmi 720p 彩条	Nano 9K/20K	HDMI 显示器 / RGB 屏	Gowin EDA

从这张表可以读出两条规律。第一，"裸板可跑"与"需要配件"的分界线清晰：LED、UART、定时器、FIFO、BSRAM 全部可以在一块裸板上完成，成本即板卡本身（Tang Nano 9K 发布价 19.99 美元，现渠道约 13–15 美元[76]）；而 SPI/I2C/屏显主题的配件均为几元到十几元的通用模块，不构成门槛。第二，官方与社区的分工稳定：官方仓库提供"能跑"的最小验证工程，时钟、FIFO、PWM 等数字逻辑基础概念的系统讲解几乎全部由 ZQ 视频与 Lushay 教程承担；官方仓的 README 也反向引用这些社区教程（9K 仓 Internet_learning_resources 目录）[102]。

综合 4.1–4.3，给出三条可操作的入门路径。中文零基础且偏好视频跟学：一块 Tang Nano 9K，配 ZQ 坐看云起时 36 集视频与 Gitee 源码，从 LED 按序做到 tinyriscv，全程 Gowin EDA（教育版免 license）。英文可读且想脱离厂商工具：同样一块 Nano 9K，按 Lushay Labs 11 篇顺序推进，工具链为 OSS CAD Suite，配件只需加一片 SSD1306 OLED 与一块 ADS1115 模块。目标是理解计算机组成、手搓 CPU：跟随 lanzhoo 的 step-by-step RISC-V 教程（Nano 9K），完成后可衔接 Sipeed 9K 仓的 picotiny 例程（PicoRV32 软核 SoC + HDMI 字符终端）或 Nano 20K 仓的 PicoRV32/SparrowRV 例程，进入软核 SoC 阶段[4]。三条路径的共同前提是先跑通"点灯"：任一 Sipeed example 仓的 led 工程都是验证板卡、下载器与软件环境是否正常的最小用例。

5. 视频 / HDMI / 摄像头项目

视频是高云 FPGA 开源生态中仅次于复古游戏的高频场景，而两者在技术上深度耦合：绝大多数社区复古核心依赖同一套开源 HDMI 发送方案。本章聚焦视频技术栈本身——输出侧的 HDMI 编码与官方 demo 谱系、输入侧的 HDMI 接收与摄像头采集，以及官方闭源视频 IP 与社区开源方案之间的边界。复古游戏核心的项目细节在第 13、17 章展开，本章只取其视频输出相关部分。

5.1 视频输出

5.1.1 HDMI 输出：Sipeed 官方 hdmi demo 谱系

高云芯片输出 HDMI 的通用做法是：利用 LVDS（低压差分信号）IO 配合 OSER10/OSERDES 并串转换原语直接合成 TMDS（最小化差分信号）码流，无需外挂 HDMI PHY（物理层收发芯片）。这一方案在 Sipeed 各代 Tang 板的官方示例仓库中以同一模式反复出现，构成了一条从低端到高端清晰的谱系。

板卡 / 芯片	仓库	视频相关 demo	仓库 star	最近 push
Tang Nano 4K / GW1NSR-4C	sipeed/TangNano-4K-example	hdmi_720p（基于 SVO）、hdmi_2k_no_video、camera_hdmi	121	2023-06（停更）[22]
Tang Nano 9K / GW1NR-9	sipeed/TangNano-9K-example	hdmi（含预编译 hdmi.fs）、picotiny（PicoRV32 软核+HDMI 字符终端）	352	2024-04（缓更/停更）[4]
Tang Nano 20K / GW2AR-18	sipeed/TangNano-20K-example	hdmi（1280×720 彩条）、nestang	208	2026-07（活跃）[21]
Tang Primer 25K / GW5A-25	sipeed/TangPrimer-25K-example	hdmi、pmod_hub75e（64×64 点阵屏）	78	2024-10（缓更）[25]
Tang Mega 60K / GW5AT-60	sipeed/TangMega-60K-example	cam_dvi、dvi_colorbar	15	2026-06（活跃）[28]
Tang Mega 138K / GW5AST-138	sipeed/TangMega-138K-example	hdmi_colorbar、hdmi_svo（基于 SVO）、lcd_rgb666_screen	81	2026-08（活跃）[24]
Tang Mega 138K Pro / GW5AST-138 FPG676A	sipeed/TangMega-138KPro-example	cam2hdmi_alt、simple_video_out（双 HDMI 显示）	101	2026-06（活跃）[23]

表中可见两个趋势。其一，Sipeed 的 HDMI demo 呈现"谱系平移"特征：同一套 SVO（Simple Video Out，cliffordwolf 的极简视频输出代码）从 Nano 4K 的 hdmi_720p 一路复用到 138K 的 hdmi_svo 和 138K Pro 的 simple_video_out，说明 Gowin 各代芯片的 OSERDES 时序行为高度兼容，移植成本主要在 PLL（锁相环）时钟配置。其二，维护重心与官方示例整体策略一致：2026 年仍在更新的只有 Arora V 系（GW5）板卡仓库，LittleBee 系（Nano 4K/9K）仓库已停更，9K 仓库最后 push 停在 2024-04，但 352 star 的存量仍使其成为新手最常检索到的入口。

官方 demo 之外，社区补齐了教学与验证环节：hdl-util/hdmi（1290 star）是跨平台的 HDMI 1.4b 音视频编码库，被几乎所有 Tang 复古核心复用为 TMDS 编码层[104]；verilog-indeed/nano4k_hdmi_tx 为 Tang Nano 4K 提供了独立的开源 DVI/HDMI 发送器（720×480@60 彩条、弹球、SRAM 帧缓冲）[105]；Lushay Labs 的 Tang Nano 9K 系列教程（147 star）则以渐进方式讲解 HDMI 时序、EDID（扩展显示识别数据）读取与文本引擎，被 Sipeed 官方 wiki 推荐[33]。另有两个边界性质的项目值得一提：jiink/Tang-Nano-9K-Minimal-HDMI-Example 提供了去掉一切外设依赖的最小 HDMI 出图工程，适合作为时序调试起点；juj/gowin_flipflop_drainer（60 star）反其道而行，用 HDMI 输出做芯片资源压测，考察 TMDS 输出在高占用率下的稳定性[115]。此外 9K 仓库中的 picotiny demo（PicoRV32 软核加 HDMI 字符终端）演示了"软核 CPU 加文本帧缓冲"的最小人机界面组合，是理解后续复古核心 OSD 机制的简化样本[4]。

5.1.2 kami4ka/tang-monitor：首个纯开源工具链的 Gowin HDMI 接收器

视频"输出"方向早已被官方 demo 覆盖，"输入"方向则长期是空白：高云的 OSER10 加 ELVDS 输出路径在开源工具链 apicula 上曾遇到实现障碍（apicula issue #225），而输入路径（IDES10 解串 + TMDS 解码）连官方闭源 IP 之外的开源实现都未见[106]。2026 年 7 月出现的 kami4ka/tang-monitor（2 star，新项目）改变了这一点：作者在 Tang Primer 20K Dock 上实现了 EDID 从机（向视频源声明显示能力）、TMDS 解码，并将 640×480 输入实时缩放为 480×272 驱动 4.3 寸 LCD，全程无需修改硬件，且完全使用 Yosys/nextpnr/apicula 开源工具链构建[49]。

该项目的意义不在功能——一块屏幕驱动板本身价值有限——而在于证明了开源工具链已能处理 Gowin 高速差分输入原语，使"Gowin 作为视频处理中间件"（采集、缩放、OSD 叠加、格式转换）这一商业 FPGA 的经典用途首次有了纯开源起点。项目尚处早期（2 star、单作者），其 TMDS 解码器在更高分辨率与时钟下的鲁棒性有待社区验证。同一"视频输入"方向上还有一个更早但性质不同的先例：Martoni/GbHdmi（128 star）用 Chisel 编写了真实 Game Boy DMG 到 HDMI 的接口卡，在 Tang Nano 4K 上把掌机的原始 LCD 数字信号转换为 HDMI 输出并获第三方奖项[36]。它与 tang-monitor 的差别在于输入是低速专有接口而非标准 TMDS 流，因此真正补齐"标准 HDMI 输入"拼图的是后者。

5.2 摄像头与图像处理

5.2.1 DVP 摄像头方案：OV2640 与 OV5640 两条主线

当前高云开源生态中的摄像头方案全部基于 DVP（Digital Video Port，并行数字视频接口），集中在 OV2640 与 OV5640 两颗 OmniVision 传感器上：

项目	传感器	链路	板卡 / 芯片	可验证状态
TangNano-4K-example/camera_hdmi	OV2640	采集→HDMI 输出，KEY2 切换摄像头画面/测试图	Tang Nano 4K / GW1NSR-4C	官方 demo（2023-06 停更）[22]
TangPrimer-20K-example/Cam2lcd、Cam2HDMI	OV5640	采集→LCD（480/800 分辨率 × DDR3/FIFO 帧存）或 HDMI	Tang Primer 20K / GW2A-18	官方 demo（活跃）[20]
TangMega-138K-example/cam_dvi、dvp_rgb	OV5640	采集→DVI 输出或 RGB 屏	Tang Mega 138K / GW5AST-138	官方 demo（活跃）[24]

TangMega-138KPro-example/cam2hdmi_alt	OV5640	采集→DVI/HDMI	Tang Mega 138K Pro / GW5AST-138	官方 demo，README 标"已验证 ✅"[23]
alebal123bal/Gowin_FPGA_CV	OV5640	640×480@51.45fps→HDMI + USB2.0 高速（40MB/s）双流输出，DDR3 三帧缓冲	Tang Primer 20K / GW2A-18	社区项目（8 star），附 GIF/MP4 演示[107]

从表中可以读出 DVP 方案的工程范式：所有项目都遵循"传感器 DVP 采集→帧缓冲（片上 SRAM、SDRAM 或 DDR3）→RGB/HDMI 显示"的三段结构，差异仅在帧存介质与输出通路。值得注意的异常值是 Gowin_FPGA_CV：它是表中唯一的社区项目，也是唯一同时给出 HDMI 与 USB2.0 高速（40MB/s）双输出通路的方案，说明在 GW2A-18 这一中等规模器件上，视频采集加外设转发的余量仍然充足。官方 138K Pro 仓库引入"已验证 ✅"标记制度，也侧面反映了摄像头 demo 对硬件搭配（排线方向、供电、传感器模组批次）敏感、复现失败率高的现实。

5.2.2 MIPI 现状：硬核分布在 138K Pro 与 Primer 25K 核心板，开源 demo 基本空白

MIPI CSI-2 是当前主流摄像头接口，但在高云开源生态中接近空白，原因在硬件分布：整个 Tang 产品线中带 MIPI D-PHY 硬核的只有两处——Tang Mega 138K Pro 所用的 GW5AST-138 FPG676A 封装集成 MIPI D-PHY 硬核（RX 方向 2.5Gbps、8 数据通道），其底板提供了 2 路 MIPI CSI 连接器；Tang Primer 25K 核心板（GW5A-LV25MG121）也引出硬核 4-lane MIPI D-PHY IO，但 25K Dock 底板未引出 MIPI 高速脚，使用该硬核需直接围绕核心板或自制底板开发。普通版 Tang Mega 138K（PG484A 封装）既无 MIPI 硬核也无 CSI 连接器，这一点由 Sipeed 官方在示例仓库 issue 中明确回复确认[108][109]。器件之外，高云官方提供 MIPI D-PHY RX/TX 与 DSI/CSI-2 协议层 IP，但均为 EULA 授权的加密交付件（详见 5.2.3）。

由此形成一个断层：有硬核的 138K Pro 上，官方示例仓库截至 2026-08 未提供任何 MIPI CSI demo，全部摄像头例程仍走 DVP/OV5640；Primer 25K 官方仓的 MIPI 相关示例（见第 14 章）同样依赖官方加密 IP，不构成开源参考；社区侧也未检索到成熟的 Gowin MIPI CSI 开源接收实现（待验证）。高云官方 B 站账号的《实用篇》课程虽包含"MIPI 转 HDMI"教学内容，但基于官方闭源 IP 与商业开发套件，无法作为开源参考设计复用[116]。对希望在 Gowin 上做现代摄像头应用的开发者而言，MIPI 目前是可选项中成本最高的一条——只能绑定特定封装、闭源 IP，且无开源参考。这一空白与第 7 章所述高速 SerDes 的开源重实现尝试属同类机会点。

5.2.3 高云官方视频 IP 闭源清单与社区开源替代的关系

高云官网 IP 目录共 192 条记录，其中视频/图像相关约 30 条，可分为两组：一是 ISP（图像信号处理器）IP 组合——CFA（5×5 debayer 去马赛克）、CCM（色彩校正矩阵）、GAMMA、AEAWB（自动曝光/自动白平衡）、CSC（色彩空间转换）、Scaler，支持 8/10bit 位宽与 VGA 至 4K 分辨率，配套 Cortex-M 协处理器实时调参，2021 年 7 月发布[110][111]；二是接口类 IP——HDMI/DVI RX/TX（最高 1080p）、MIPI D-PHY RX/TX、LVDS 7:1、eDP、SLVS-EC 等[109]。全部 IP 以加密网表/加密 RTL 经 Gowin EDA 的 IP Core Generator 调用，无源码交付，常规软 IP 随 EDA 免费提供，高速硬核配套 IP（Hard MIPI D-PHY 等）需向高云或代理单独索取[9]。

对比之下，社区开源替代的覆盖面呈现明显的不对称：HDMI/DVI 发送（TMDS 编码 + OSERDES）已被 hdl-util/hdmi 等开源方案完全覆盖且达到日用成熟度；HDMI 接收由 tang-monitor 于 2026 年刚刚破冰；而 ISP 管线（debayer、CCM、AE/AWB）与 MIPI 协议层在开源域几乎为零。这意味着开源方案目前只能处理"已经处理好的"像素流——传感器直出 YUV/RGB 的 OV2640/OV5640 恰好落在这一能力边界内，这并非巧合，而是社区项目对官方闭源 IP 能力圈的主动避让。对需要 RAW 传感器、自动曝光或 MIPI 输入的项目，现阶段唯一现实路径仍是官方闭源 IP。

5.3 复古游戏作为视频生态的最大应用场景

5.3.1 nand2mario 与 MiSTle-Dev 的视频输出技术底座

从 star 数与媒体曝光看，复古游戏是高云视频输出最大的应用场景：NESTang（453 star）、MiSTeryNano（252 star）、SNESTang（290 star）等头部项目的共同点，是都建立在同一套视频技术底座上[5][31]。

这套底座分四层。最底层是 hdl-util/hdmi 编码库，负责将像素流打包为 HDMI 1.4b TMDS 码流，两条生态均复用它而无需自研编码器[104]。其上是分辨率统一层：无论原始机型输出何种分辨率和刷新率（NES 的 256×240、C64 的 PAL/NTSC 变体），核心内部都上变频到标准 720p（1280×720@60）输出，C64Nano 则提供 PAL 720×576p 与 NTSC 720×480p 两种模式[34]——这解释了为何复古核心对 HDMI 显示器兼容性普遍良好。再上层是帧缓冲与存储：NESTang 用板载 SDRAM 做帧缓存，其配套的 sdram-tang-nano-20k 控制器（56 star）与 ddr3-tang-primer-20k（75 star）成为两条生态共享的存储基础设施[112]。最上层是 OSD（屏幕菜单）：nand2mario 系早期用 FPGA 内 PicoRV32 软核渲染 SD 卡菜单，2025 年起迁往板载 BL616 MCU，经 2Mbps UART 向 FPGA 送 32×28 字符 overlay 叠加在视频上[113]；MiSTle-Dev 系则由 FPGA-Companion 固件（BL616/RP2040/ESP32，96 star）经 SPI 协议提供同一套 OSD 与人机交互，被全部 8 个核心共用[114]。

对视频技术本身而言，这一生态的启示在于：开源 HDMI 发送在 Gowin 上已达到"库级复用"的成熟度——一个新核心作者无需触碰 TMDS 编码、无需编写菜单系统，即可把任意复古视频源接上现代显示器。同时应指出已知短板：NESTang 用户社区曾就 HDMI 帧缓冲引入的显示延迟展开讨论（nestang Discussion #66），这是"统一上变频 720p"架构为兼容性付出的代价；扫描线模拟、画质增强等 MiSTer 侧常见的后处理目前在 Tang 核心中实现较少，属于待验证的移植空间。

6. AI / 边缘计算项目

AI 加速是高云 FPGA 开源生态中证据最充分、结论也最冷峻的一章：截至 2026 年 8 月，GitHub 上以 `gowin cnn OR gowin npu OR gowin tinyml` 检索（按更新时间排序）仅返回 2 个仓库，`gowin neural` 仅返回 1 个[117]。换言之，整个 Gowin AI 开源宇宙由 1 个停更的官方 SDK、4~5 个社区项目和若干边缘视觉管道组成。本章按"官方路线—社区项目—空白判断"三层展开。

6.1 官方路线：GoAI

6.1.1 GoAI 2.0 GitHub 停更（2022-04）与 GoAI 3.0 SDK（2026-01 官网闭源发布）的真实现状

GoAI 是高云官方的 AI 加速平台，2019 年首发时宣称相对标准微控制器有 78 倍性能收益，模型侧对接 Caffe 与 ARM CMSIS-NN[118]。其 2.0 版本于 2020 年 9 月发布，公开仓库 `gowinsemi/GoAI` 目前 27 star，最后一次 push 停在 2022 年 4 月 11 日，此后四年多无任何提交[119]。仓库内容仅三个目录（README 仅 34 字节、firmware、sdk），SDK 只提供 Windows 版本，依赖 Keil v5 加批处理脚本，硬件上支持三块 GoAI 开发板：GW1NSR-4C（QN48 封装）、GW2A-55（PG484）与 GW2AR-18（QN88，即 Tang Nano 20K 同级芯片）[119]。工具链的思路并不落后：从 TensorFlow Lite 的 flatbuffers 模型文件自动生成加速器寄存器配置，用户无需编写 RTL，官方 demo 覆盖 TinyML 经典三例（人体检测、语音关键词、正弦波预测）[120]。但官网 GoAI 页面上多个参考设计自发布起就标注 "Coming Soon" 且再未更新[121]，配套的 DK_GoAI_GW1NSR 开发板也已于 2024 年 5 月发布 PDN（Product Discontinuance Notice，停产通知，编号 GPDN-2024-DP002）正式停产[122]。综合仓库停更、页面荒废、板卡停产三项证据，可以判定 **GoAI 2.0 的开源路线已被官方事实性放弃**，不建议再以其为基础立项。对仍有考古价值的读者，仓库中残留的加速器 IP 与 tflite 到寄存器配置的自动生成思路仍可参考；调研报告亦提出过一条"现代化"路径——评估将加速器 IP 从陈旧 SDK 中提取出来、改用开源工具链（Yosys/nextpnr-himbaechel）重新构建的可行性，但该路径尚无公开实践[117]。

故事并未到此结束。对官网文档库的核实发现，**GoAI 3.0 SDK（1.0E 版）已于 2026 年 1 月 28 日在官网发布**，配套 GoAI 3.0 用户指南（MUG1526，2026-01-30）与 SDK 发布说明（MRN1526）[123]。但 3.0 完全闭源：GitHub 上没有对应仓库，SDK 需注册官网账号后下载，目标器件与加速器架构细节未见公开文档（待验证）[123]。这一"GitHub 僵尸仓库 vs 官网闭源 SDK"的对照，准确刻画了高云对 AI 开源的态度——产品线仍在迭代，但迭代发生在开源社区的视野之外。需要补充的是，官网 IP 目录中还存在一款面向 GW2AR-18C 的 NPU IP 核，同样以加密形式经 EULA 授权交付、无源码[9]，官方 AI 能力的整体闭源化由此进一步确认。

6.2 社区 AI 项目

官方退场后，社区项目在 2025–2026 年出现了两个值得逐一分析的新样本，它们恰好代表 Gowin 上做 AI 推理的两条技术路线。

6.2.1 MicroCNN-TangNano20k（45★）：可复现的量化 CNN 加速器，60ms@30MHz

`SweiryDev/MicroCNN-TangNano20k` 是目前 Gowin 生态中 star 最高的社区 AI 项目（45★），2026 年 8 月 10 日创建、8 月 12 日仍在更新[124]。它在售价约 25 美元的 Tang Nano 20K（GW2AR-18）上实现了端到

端的量化 CNN 加速器 SoC：纯 SystemVerilog RTL，面向 BloodMNIST 医学图像分类，推理延迟约 60 ms@30 MHz，README 给出的对照基准是同任务 Python 循环约 120 ms[125]。复现完整性是它的突出优点：仓库同时提供 Gowin EDA 工程（NPU.gprj）、模型训练 notebook、UART 权重加载器和 Python golden benchmark，读者可以完整走通"训练—量化—下板—比对"全流程[125]。

风险提示：该仓库未附带任何 LICENSE 文件[124]。按 GitHub 默认规则，无许可证意味着保留所有权利，代码可学习、可复现实验，但直接用于商业产品存在法律不确定性；有产品化意图的读者应先向作者索取授权或仅将其作为架构参考。从定位看，它更适合作为教学案例与基线 benchmark（性能基准），而非可直接集成的 IP。

6.2.2 TinyML_SOC（GW5A-25 KWS SoC：VexRiscv + 自研 NPU）与其他零星项目

第二条路线的代表是 `XuZhanhe-Chi/TinyML_SOC`（2★，2026-06）：在 Tang Primer 25K（GW5A-25A）上构建的实时关键词识别（KWS，Keyword Spotting）SoC，由 VexRiscv 软核 CPU 加自研 TinyML_NPU 加速器组成——NPU 为 INT8 CNN 架构，通过 APB 总线配置、AHB DMA 搬运数据，外围包括 QSPI XIP（片内执行）与 I2S 麦克风接口，在 50 MHz 下实现 12 类关键词实时识别[126]。工程化程度在社区项目中少见：提供从 RTL 到比特流、烧录、demo 校验的完整 Makefile 流程，docs 目录含架构、性能、上板与排障文档，采用 Apache-2.0 许可证[126]。配套的 `XuZhanhe-Chi/TinyML_NPU`（3★）是平台无关的 NPU IP 加 ONNX→INT8 编译器，独立 demo 跑在 ZYBO7010 上，意味着该 NPU 理论上可移植到其他 Gowin 器件[127]。这是 Gowin 上唯一的"CPU+NPU+麦克风"全栈开源 KWS 方案，也是当前生态中最接近真实边缘场景（语音唤醒）的 AI 项目。

其余项目属于边缘视觉采集或尚待验证的探索，如下表所示。

项目	方向	FPGA / 板卡	star	最近更新	许可证 / 状态
gowinsemi/GoAI（官方）[119]	TinyML 加速平台 SDK	GW1NSR-4C / GW2A-55 / GW2AR-18	27	2022-04，停更	闭源 SDK，仅 Windows
SweiryDev/MicroCNN-TangNano20k[124]	量化 CNN 加速器 SoC	GW2AR-18 / Tang Nano 20K	45	2026-08，活跃	**无 LICENSE**
XuZhanhe-Chi/TinyML_SOC[126]	KWS SoC（VexRiscv+NPU）	GW5A-25A / Tang Primer 25K	2	2026-06	Apache-2.0，v0.1
XuZhanhe-Chi/TinyML_NPU[127]	NPU IP + ONNX→INT8 编译器	可移植（demo 在 ZYBO7010）	3	2026-06	Apache-2.0
alebal123bal/Gowin_FPGA_CV[107]	边缘视觉采集管道	GW2A / Tang Primer 20K	8	2026-01	完整工程，实测可用
Ternarycore/neural-spatial-upscaler[128]	三值 CNN 视频超分	GW1NR-9 / GW2AR-18（Tang Nano 9K/20K）	0	2026-07	待验证

表中有三点值得展开。其一，star 分布呈极端头部化：45★ 的 MicroCNN 与 2★ 的 TinyML_SOC 相差一个数量级，但 star 与工程价值并不同步——TinyML_SOC 的文档、许可证与全栈完整性反而更适合二次开发，star 低更多反映其发布时间短且主题偏窄。其二，时间上全部社区项目集中在 2026 年 1 月之后出现或更新，说明 Gowin AI 方向并非"曾经繁荣后衰退"，而是刚刚开始有开发者涉足，目前处于生

态萌芽期。其三，`Gowin_FPGA_CV`（OV5640 摄像头 640×480@51.45fps，经 HDMI 与 USB 2.0 HS 以约 40 MB/s 实时输出）[107]本身不做推理，但它补齐了"摄像头→FPGA"的前端管道，与 MicroCNN/TinyML_NPU 这类后端加速器拼接即可构成完整的边缘视觉推理链路；`neural-spatial-upscaler` 宣称在小板上用三值 CNN 做 240p→1080p TMDS 实时超分，0 star 且内容未经第三方复现，列为观察对象[128]。

6.3 空白判断

6.3.1 GW1NSR-4C（Cortex-M3+FPGA）TinyML 社区项目为零；AI 是生态最大结构性空白之一

GW1NSR-4C 是一颗"ARM Cortex-M3 硬核 + 4.6K LUT FPGA + 64 Mb HyperRAM"（SiP 存储类型口径存冲突，见第 3 章，待验证）的单芯片 SoC，从架构上看是 TinyML 的天然载体：MCU 跑 TensorFlow Lite for Microcontrollers（TFLM），FPGA 侧挂小型 MAC 协加速器，片内 HyperRAM 存放模型。然而逐项检索的结果是：GitHub 上与 GW1NSR-4C 相关的开源项目只有硬件库（KiCad 封装）、RT-Thread 移植（4★，2021 年停更）与 EMPU 微处理器参考设计（12★，2022 年停更），**没有任何一个社区 TinyML/CNN 推理项目**——无 TFLM 移植，无 FPGA 协加速 demo[129]。即便是 LilyGo T-FPGA 这类 ESP32-S3 + GW1NSR-4C 双芯板（82★），AI 推理也全部跑在 ESP32 一侧，FPGA 仅作接口扩展[129]。Sipeed 官方 Tang 系列示例仓库（TangNano-9K-example 352★ 等）同样不含任何 AI demo，其 AI 投入集中在 K210/AX 系列 NPU 芯片（MaixPy、TinyMaix），与 Gowin FPGA 逻辑推理无交集[129]。

把官方与社区两侧拼合，结构性空白的全貌是：官方有闭源 GoAI 3.0 与 NPU IP 但不进入开源域；社区仅有的 4~5 个项目全部是 2026 年的新尝试，尚无经过多用户复现的成熟案例；最适合 TinyML 的 GW1NSR-4C 平台社区项目数为零；AI 与通信的结合（如以太网下发模型、网络摄像头推理管道）完全没有先例[117]。横向对照更显落差：同一批 Tang 板卡在复古游戏方向有数百 star 的成熟核心、在通信方向已有 LiteX 上游原生支持，而 AI 方向的头部项目只有 45★ 且发布不足一月。落差的原因可以部分归因于器件定位——GW1N/GW2A 系 LUT 规模有限、DSP 资源少，不适配主流 CNN 推理的算力需求——但 GW5A-25/138 已具备相当的 LUT 与 DSP 规模，TinyML_SOC 证明了可行性，空白更多反映的是社区注意力尚未转移至此。对开发者而言，这一空白同时也是机会清单：在 GW1NSR-4C 上做首个 TFLM+FPGA 协加速混合方案、将 TinyML_NPU 移植到 4C、或以 MicroCNN 与 TinyML_SOC 为基线建立公开 benchmark，均属零竞争的切入点[125]。但在这些工作出现之前，任何"用 Gowin FPGA 做边缘 AI"的立项都应把生态支持不足列为首要风险。

7. 通信 / Ethernet / USB / PCIe 项目

通信是观察 Gowin 开源生态分层结构的最佳切面：越靠近高端器件（GW5A/GW5AST），越依赖 LiteX 上游框架与板厂官方 demo；越靠近低端器件（GW1N/GW2A），越依赖个别开发者的独立移植。本章按以太网、USB、PCIe/SerDes、工业总线四个方向逐一核实现有开源项目，star 数与更新时间为 2026-08 下旬经 GitHub API 实测。

一个贯穿全章的硬件约束需要先交代清楚：Tang Nano 9K/20K 等 Nano 系入门板卡**板上没有以太网 PHY 芯片和 RJ45 接口**，litex-boards 中这些入门 target 均不提供以太网开关；例外是 Tang Primer 20K 的 Dock 底板板载 RMII 百兆 PHY（RTL8201F），其 litex-boards target（sipeed_tang_primer_20k）相应提供 `--with-ethernet`/`--with-etherbone`（RMII）构建选项；而板上原生带 RGMII 千兆 PHY（RTL8211F）的只有 Tang Mega 138K 与 138K Pro[130]。因此"Gowin 以太网"在实践中大致是"138K 系列千兆 RGMII + Primer 20K 百兆 RMII + 入门板外接 RMII PHY 扩展"三类情形，下文的项目分布也印证了这一格局。

7.1 以太网

7.1.1 LiteEth 原生支持 GW5A RGMII

LiteEth 是 LiteX 生态的开源以太网 IP 栈，其 PHY 层在 2023 年由 Icenowy Zheng 贡献了 Gowin 专用实现 `liteeth/phy/gw5rgmii.py`（LiteX 2023.08 起随版本发布），文件头注释明确为 "RGMII PHY for Gowin GW5A FPGA"。该实现基于 GW5A 的 IODELAY 原语（步进约 12.5 ps，rx_delay/tx_delay 默认 2 ns）配合 DDR 输入输出原语完成 RGMII 时序对齐，时钟经 CLKDIV 由 50 MHz 分频出 25 MHz DDR[131][141]。在 litex-boards 中，`sipeed_tang_mega_138k.py` 与 `sipeed_tang_mega_138k_pro.py` 两个 target 导入 `LiteEthPHYRGMII`，提供 `--with-ethernet`、`--with-etherbone`、`--eth-dynamic-ip` 构建开关（Pro 版上 ethernet 与 etherbone 互斥）[130]。这是目前 Gowin 千兆以太网唯一上游维护、可一键构建的开源路径：Etherbone（LiteX 生态的寄存器读写协议）配合其可完成主机对 FPGA 内存映射空间的远程访问，常用于调试与数据采集。从维护面看，GW5A/GW5AST 全系 target 共用 GW5APLL、GW5DDRPHY、GW5APCIEPHY 与 GW5 RGMII PHY 一套原语支持，由 Icenowy Zheng、Florent Kermarrec、Gwenhael Goavec-Merou 等上游维护者持续维护，2026 年仍有新 Gowin target 合入，说明该路径的支持仍在扩张而非冻结[150]。

7.1.2 lambdaeth 与 ZiyangYE/verilog_UDP

框架之外，2025–2026 年出现了两条独立协议栈路线。key2/lambdaeth（0★，2026-08-25 创建）用 Amaranth HDL 实现了带 TCP server/client 与 DHCP 的完整协议栈，作者声明已在 Tang Mega 138K Pro（GW5AST-138B + RTL8211F）真机上对 Linux 主机完成 ping/UDP/TCP/DHCP 实测，README 给出的数据为：ICMP 往返约 0.15 ms，UDP echo 往返约 90 µs，TCP 上行 24.75 MB/s（198 Mbit/s）、下行 7.5 MB/s（60 Mbit/s），系统时钟 50 MHz、MSS 1460，另附 145 个 pytest 用例，BSD-2 许可[132]。若数据属实，这是 Gowin 上首个开源 TCP 栈；但仓库创建不足一周、无 star、依赖作者打过补丁的 amaranth-soc 分支，社区复现尚属空白（待验证）。ZiyangYE/verilog_UDP（12★，2026-08-09 仍活跃）则走轻量路线：纯 SystemVerilog 的 ARP/UDP/ICMP 栈，只适配 RMII

100M（配合 RTL8201 类 PHY），仅调用 Gowin PLL 原语、无其他厂商依赖，Apache-2.0 许可，且附带 Verilator + TAP 虚拟网卡的仿真回归和 Windows 侧测试脚本[133]。

第三条独立路线来自 BigPig-Bro/UDP（1★，最近 push 2026-08-23，无 LICENSE，SystemVerilog）：一个多厂商通用的千兆 UDP 工程汇总，README 自述"一个通用 udp 接口工程汇总，未来慢慢支持其他平台和接口等"[282]。协议栈为自研纯 RTL，由 arp.sv、icmp.sv、udp_top.sv、gmii_rx/tx.sv 与收发 mux 组成，附 loopback 与 test 顶层；高云侧含两个 GMII target——GW_2A_gmii_10_100M_1G_8b（GW2A，Gowin EDA 工程 top.gprj，调用 gowin_rpll/gowin_ddr IP）与 GW_5A_gmii_10_100M_1G_8b_138（GW5A-138），同仓另有 Altera Cyclone IV/V（GMII/RGMII）与 Xilinx Artix-7/Kintex-7 版本[282]。同一作者更早的 udp_gmii_ov5640（70★，最近 push 2023-12-11，无 LICENSE）是 2023 年全国大学生嵌入式芯片与系统设计竞赛 FPGA 创新设计竞赛（高云赛道）项目——基于高云 FPGA 的多路网络视频监控编码系统（UDP GMII + OV5640 摄像头），可视为该协议栈的应用层示例[283]。与 verilog_UDP（RMII 百兆）相比，BigPig-Bro/UDP 覆盖了 GW2A/GW5A 的千兆 GMII 档位，两者在速率与接口档位上互补；但该仓库 2026 年 8 月新创建、无 License、无仿真设施，其复用与复现状态有待观察。

在 LiteEth 上游支持之外，千兆方向还存在一条非开源的参照系：CSDN 上有开发者发布过基于 GW5A-LV25 + RTL8211F 的千兆 UDP/ARP/ping 工程，但以付费方式获取源码[142]。开源与非开源在千兆档位的此消彼长，从侧面说明 LiteEth 上游合入对这一生态的实际意义——在此之前，想在 Gowin 上跑千兆以太网几乎只有闭源 IP 和付费工程两条路。

项目	定位	FPGA / 板卡	star	最近更新	可运行程度
LiteEth gw5rgmii.py（上游合入）[131]	RGMII PHY + LiteX 网络栈	GW5A / Tang Mega 138K、138K Pro	—（LiteEth 上游）	上游持续维护	target 一键 `--with-ethernet`，上游维护
key2/lambdaeth[132]	Amaranth TCP/UDP/DHCP 栈	GW5AST-138B / Tang Mega 138K Pro	0	2026-08-25（新创建）	作者实测数据详尽，社区复现待验证
ZiyangYE/verilog_UDP[133]	纯 RTL UDP/ARP/ICMP（RMII 100M）	Gowin（仅需 PLL 原语）	12	2026-08-09	含 Verilator 仿真回归，功能可用
BigPig-Bro/UDP[282]	纯 SystemVerilog 千兆 UDP 栈（GMII，多厂商通用）	GW2A、GW5A-138（Gowin EDA 工程）	1	2026-08-23（新创建）	无 LICENSE、无仿真设施，复用与复现待观察
sipeed/TangMega-138KPro-example（udp_rgmii_send）[23]	板厂官方千兆 UDP 发送 demo	GW5AST-138 / Tang Mega 138K Pro	101（仓库合计）	2026-06-06	官方工程，上手最快
binhnguyen288-source/gowin_riscv	RISC-V + RMII 学术工程	Gowin（具体板待验证）	5	2023-05-17（停滞）	学术性质，MIT 许可

上表呈现的分化仍然明显：协议完整度最高的两个项目（LiteEth 与 lambdaeth）都锁定 GW5A 千兆 RGMII，而面向低成本场景的 verilog_UDP 只覆盖 100M RMII。BigPig-Bro/UDP 提供了一条新的中间证据：它证明了 GW2A 千兆 GMII 用纯 RTL 实现可行，但仓库无 License、无仿真设施且刚创建，

尚不构成可复用的成熟路径；在上游维护的 LiteX 体系内，GW1N/GW2A 器件上唯一的以太网路径仍是 Primer 20K target 的 RMII 百兆（`--with-ethernet/--with-etherbone`），没有千兆选项。对读者选型的含义是直接的：需要千兆且追求可维护性，选 LiteX target；需要 TCP 且能接受 Amaranth 新栈，跟踪 lambdaeth；只需百兆 UDP 透传（如采集卡数据回传），verilog_UDP 是移植成本最低的起点，其仿真设施在同类个人项目中少见地完善。GW2A 器件上唯一的 TCP 尝试是 JohnsonZha0/EthernetStudy（0 ★，2023-05，标注 "FPGA UDP&TCP ethernet connection test for Gowin GW2ALV55PG484C8I7"），但仓库无文档、无后续维护，实际可用性待验证[146]。总体格局的实质未变：低速入门板没有 PHY 硬件、RMII 侧没有千兆实现、新出现的 GW2A 千兆工程没有 License——除 Primer 20K 的 RMII 百兆路径外，入门与中端 Gowin 板卡上可复用的开源以太网能力仍以百兆 UDP 为主。

7.2 USB

7.2.1 usb_hid_host：复古生态复用的底座级 IP

nand2mario/usb_hid_host（176★，Apache-2.0）是一个无 CPU 的纯 RTL USB HID host，支持低速/全速（LS/FS）的键盘、鼠标与游戏手柄，资源占用低于 300 个 LUT、250 个寄存器和 1 个 BRAM，并直接附带 Tang Nano 20K 的 Gowin IDE 工程文件 usb_hid_proj.gprj[16]。它被 NESTang、MiSTle-Dev 系列（NanoMig、C64Nano、A2600Nano 等）复古游戏项目大量复用，也被 qubeck78/tangyRiscVSOC 这类 PicoRV32 图形 SoC 用作输入子系统，是整个 Gowin 生态中在真机上被验证次数最多的通信类 IP[147]——从这个意义说，它是底座级而非 demo 级资产。对需要在 Gowin 上接 USB 输入设备的任何项目，复用该核的成本远低于自研协议栈。

7.2.2 Sipeed usb2_soft 与官方 GOWIN-FPGA USB 仓库

高速侧的代表是 Sipeed 官方 TangMega-138KPro-example 仓库中的 usb2_soft：利用 GW5AST-138 的 Soft-USB Type-C 口，在完全无外部 PHY 芯片的条件下（仅 RC 网络加 9 个 FPGA 引脚）实现 USB 2.0 High-Speed（480 Mbps）device，支持 16 个端点，附 usb_uart_loopback、usb_cy_streamer、usb_cy_bulkloop 三个 demo 与预编译比特流，实测吞吐 39.8 MB/s（318.4 Mbps）[134]。该方案零 BOM 增量，但仅适用于 138K Pro 这一块板。

官方开源侧，高云在 GitHub 上有两个账号：gowinsemi 的 USB2I2S（34★）已于 2022-04 停更；GOWIN-FPGA 账号现有 4 个仓库，其中 USB 相关 3 个——USB3.0-Device-Controller（17★，2024-08 后未更新，面向 GW5AT SerDes 的 USB3 device 控制器源码）、GOWIN_UAC2_Main（8★，UAC2 音频转 I2S 完整 EDA 工程）、USB-2.0-Audio（2★，2026-07-30 新建，UAC HIFI+HID+DFU 复合设备参考设计）[135]。需要注意，这些官方仓库开源的是应用层参考设计，底层 USB 2.0 SoftPHY 与 Device Controller IP 本体仍是 Gowin EDA 内的闭源 IP（官网 IP 目录中 USB 类条目共 15 条，含 1.1/2.0/3.0/3.1 PHY、Device、Host、UAC 等）[9]。

项目	角色	速率 / 资源	star	状态
nand2mario/usb_hid_host[16]	社区 LS/FS HID host	<300 LUT，无 CPU	176	2025-03 维护中，复古生态事实标准
Sipeed usb2_soft[134]	板厂 USB2 HS device（无外部芯片）	480 Mbps 信号速率，实测 39.8 MB/s	101（随仓库）	2026-06 活跃，仅 138K Pro

GOWIN-FPGA/USB3.0-Device-Controller[135]	官方 USB3 device 控制器	依赖 GW5AT SerDes	17	2024-08 后未更新
GOWIN-FPGA/GOWIN_UAC2_Main[135]	官方 UAC2→I2S 参考设计	USB2 SoftPHY+Controller	8	2024-11
GOWIN-FPGA/USB-2.0-Audio[135]	官方 UAC+HID+DFU 复合设备	USB2	2	2026-07 新建

USB 是本章四个方向中官方与社区投入最均衡的一个：社区持有低速 host 的事实标准（usb_hid_host），板厂给出零成本高速 device（usb2_soft），官方则持续投放音频类复合设备参考设计——USB-2.0-Audio 于 2026-07 新建，说明官方开源窗口仍在低频运转；旧账号 gowinsemi 的 USB2I2S（34★）已于 2022-04 停更，功能上被新账号的 UAC2 系列工程取代[143]。此外，FPGARACE 2025 竞赛作品 StellatoL/FPGARACE_2025_Gowin_3（12★，MIT 许可）基于高云 ACG525 车规器件实现了 USB CDC 转 SPI/I2C/UART 的多协议调试终端，是 USB 作为调试桥接的工程组织参考[144]。但三层之间存在共同的结构性缺口：没有任何一个项目开源 PHY 层 RTL，usb2_soft 的"无芯片"实际是调用了 Gowin EDA 的闭源 SoftPHY IP；因此纯开源工具链（Apicula/Yosys）路径下，USB 目前只能做到 usb_hid_host 这一类的 LS/FS 位扳（bit-bang）实现。

7.3 PCIe 与 SerDes

7.3.1 LitePCIe gw5apciephy 与 Sipeed pcie_dma_demo

LitePCIe 于 2024–2025 年加入 `litepcie/phy/gw5apciephy.py`，包装 Gowin 硬核 PCIe 控制器（PCIE_Controller_Top），支持 x1/x4 lane 与 64/128/256 bit 数据宽度；litex-boards 的两个 Tang Mega 138K target 以 `--with-pcie` 开关构建 PCIe 端点加 DMA，Pro 版为 x4、256 bit[130][136]。这是 Gowin 上唯一免 IP 授权费的 PCIe 路径，且 Linux 内核驱动与用户态工具随 LitePCIe 上游现成。但必须如实指出其开源边界：PHY 层 RTL 本体并非仓库内源码，而是构建脚本用 wget 从 GitHub 附件地址下载的**预编译闭源网表**（gw5apciephy.v 等三个文件），即"开源框架 + 闭源硬核网表"的混合形态，综合实现仍全程依赖 Gowin 工具链[136]。Sipeed 官方仓库另提供 pcie_dma_demo（无独立 README，细节待验证），可作为 LitePCIe 之外的第二参考[23]。高云官方曾在 GW5AT-138K 板上演示 PCIe x4 DMA，但仅以新闻形式发布、代码未开源[137]；另需注意，高云官网不同页面将该硬核标为 PCIe Gen2 与 Gen3 的口径并不一致，选型时应以对应器件数据手册为准（待验证）。

7.3.2 SerDes：刚起步的开源逆向

SerDes（串行器/解串器，高速串行收发器）是 GW5AT 器件的差异化能力，路数与速率随封装区分：Tang Mega 138K Pro 所用 FPG676A 封装提供 8 路最高 12.5 Gbps 收发器，标准版 PG484A 封装为 4 路、单路最高约 8 Gbps[148]。但开源支持几乎为零：Sipeed 官方仓库有一个 sfp+ 光口 demo，key2 个人维护两个研究性仓库——gowin-serdes（Amaranth 重实现 GW5AT SerDes IP）与 gowin_pipe（面向 PCIe/USB3 的 PIPE Rev 7.1 PHY 适配层），均为 0★、2026-04 推送、无 README、可用性待验证[23][138]。短期内，SerDes 应用（SFP+、光纤、10G MAC）仍只能依赖 Gowin EDA 闭源 IP；key2 的工作若持续推进，有望解锁无厂商工具的高速串行流程，但当前仅具追踪价值。

项目	覆盖范围	开源程度	star	状态

LitePCIe gw5apciephy + litex-boards[136]	PCIe 端点 + DMA，x1/x4	框架开源，硬核网表闭源预编译	—（上游）	上游活跃
sipeed pcie_dma_demo[23]	板厂官方 PCIe DMA 参考	工程开源，依赖官方 IP	101（随仓库）	2026-06
sipeed sfp+ demo[23]	SerDes 光口演示	工程开源，依赖官方 IP	101（随仓库）	2026-06
key2/gowin-serdes[138]	GW5AT SerDes 的 Amaranth 重实现	全开源（研究中）	0	2026-04，待验证
key2/gowin_pipe[138]	PIPE Rev 7.1 适配层	全开源（研究中）	0	2026-04，待验证

对比可见，PCIe/SerDes 方向"能用"与"开源"呈反比：能跑通 DMA 的两条路径都内含闭源件，完全开源的两个项目都还停留在 0 star 的研究阶段。这与高云官网 IP 目录的供给结构一致——官方在高速串行方向备有 PCIe Controller、JESD204B、Serial RapidIO、SDI 等完整闭源 IP 货架[9]，商业上无动力开放，社区则刚起步逆向。对工程选型的实际建议是：接受"框架开源+硬核闭源"的 LitePCIe 路径是当前性价比唯一解；若项目硬性要求全链路开源，Gowin 高速串行目前无法满足。

7.4 工业通信空白

7.4.1 CAN/RS485/Modbus：Gowin 专用项目为零

穷尽式检索确认了本章最刺眼的空白：GitHub 搜索 "gowin can" 仅返回 3 个结果且全部与 CAN 总线无关（均为英文单词误配），"gowin FPGA RS485 modbus" 搜索零结果——不存在任何以 Gowin/Tang 板为目标的 CAN 控制器、RS485 或 Modbus 开源工程[139]。可用资产只有平台无关项目：WangXuan95/FPGA-CAN（356★，纯 Verilog CAN2.0A/B 控制器，仅 3 个 RTL 文件并带 iverilog 仿真）移植可行性高，但需注意其 GPL-3.0 许可对商用产品的传染性、发送侧限 4 字节 DLC，且项目已于 2023-09 停更[140]；otto-tom/can_axi4lite 是 OpenCores CAN 核的 AXI4-Lite 包装，适合挂进 LiteX/VexRiscv SoC；OpenCores 上游的经典 CAN2.0A/B 核同样可用，但需要自行完成集成与验证[149]。RS485 本身无需专用 IP（UART 核加外部收发器与方向控制 GPIO 即可），但生态中同样没有带 Modbus 协议栈的现成工程。官方侧，高云官网 IP 目录中确有闭源 CAN IP，其 RiscV_AE350 SoC 硬件设计手册也提到 FPGA 侧可经 AHB/APB 扩展 CAN/Ethernet 外设，但均未提供开源参考设计[9][145]——考虑到高云 ACG525 等车规/工业器件已在量产，这一开源空白与其产品定位之间的反差，也意味着低成本、高可见度的社区贡献机会（如将 FPGA-CAN 移植到 Tang Nano 20K 做总线网关）。

8. 工业控制项目

8.1 现状盘点

8.1.1 电机控制/PLC/数据采集的 Gowin 专用开源项目近乎空白（穷尽搜索阴性结果）

在高云 FPGA 开源生态的所有应用方向中，工业控制是证据最充分的"空白区"：不是项目少，而是穷尽搜索后近乎为零。2026-08-26 通过 GitHub 仓库搜索 API 的定向检索显示，`gowin modbus` 与 `gowin foc motor` 两个查询的命中数均为 0[151]；对"Gowin EtherCAT / IO-Link / RS-485 / CAN 参考设计"的 8 组中英文 web 搜索同样无任何开源实现命中[152]。作为对照，GitHub topic `plc` 下约有 1400 个仓库，但全部为软件 PLC 运行时或非高云硬件项目，与 Gowin FPGA 无交集[153]。这一阴性结果与电机控制、数据采集两条支线相互印证：Gowin 专用电机控制项目仅检索到一个 2022 年 12 月停更的入门级作品 Stepper-Motor-Driver-Verilog（0 star，PMOD 步进电机驱动）[154]，中文社区另有一篇 GW1N-4 开发板步进电机控制的论坛评测[155]，均不构成可复用的工程资产。

零星例外集中在电源与竞赛综合项目：fpga-buck-converter（0 star，2026-06）在 Tang Primer 25K（GW5A）上实现了 12V→5V Buck 变换器的 PWM/PI 闭环控制，经 MCP3202 ADC 采样反馈[156]；FPGARACE_2025_Gowin_3（12 star，2025 年 FPGA 竞赛作品）在高云 ACG525 上集成多协议转换、数字信号测量与模拟采集，接近"工业调试终端"形态[144]。两者均为个人/竞赛级的一次性工程，无文档体系与复用者。下表汇总本次穷尽搜索的主要证据。

搜索/核实项	方法	结果	结论
`gowin modbus`（GitHub 仓库搜索）	API 实测，2026-08-26	0 命中	Modbus 空白实锤[151]
`gowin foc motor`（GitHub 仓库搜索）	API 实测，2026-08-26	0 命中	无 Gowin 专用 FOC 项目[151]
Gowin EtherCAT / IO-Link / RS-485 / CAN 参考设计	8 组 web 搜索	无命中	工业总线接口全空白[152]
GitHub topic `plc`（约 1400 仓库）	逐条核对	全部为非 FPGA/非高云	PLC 生态未延伸到 Gowin[153]
Gowin 电机控制既有项目	GitHub + 中文论坛	仅 1 个 0-star 入门作（2022 停更）+ 1 篇论坛评测	无可复用工程资产[154][155]

这张表的含义需要放在全生态图景中理解。与第 13、17 章（复古游戏，十余个高 star 核心）、第 9 章（仪器仪表，OpenScope-2C53T 等项目活跃迭代）相比，工业控制方向的空白是结构性的：高云芯片的实际出货大量进入工业与仪器领域——FNIRSI 示波器用 GW1N-2 做 250MS/s 采样、Sipeed SLogic16U3 逻辑分析仪用 GW5AT-15——但这些均为闭源商业固件，设计成果从未回流开源社区。其后果是双重的：入门开发者找不到任何"Gowin + 电机/PLC/采集"的端到端开源范本；而产品团队虽有官方 IP 可用（见 8.2.2），也缺少公开的设计评审与复用案例来降低风险。对开源贡献者而言，这是高云生态中竞争最少、边际价值最高的方向之一。

8.2 可移植方案与官方资源

8.2.1 平台无关可移植项目：FPGA-FOC（957★）、FPGA-CAN 等移植可行性分析

Gowin 专用项目缺位，现实的起点是移植平台无关的成熟开源核。中文社区作者 WangXuan95 的两个项目恰好覆盖工控两大基础能力：FPGA-FOC（957 star，GPL-3.0，2023-09 后稳定）是纯 Verilog 有感 FOC（磁场定向控制）电流环，实现了 Clark/Park 变换、SVPWM（空间矢量脉宽调制）与 PI 调节器，外围对接 AS5600 磁编码器（I2C）与 AD7928 相电流 ADC，作者在 README 中明示"可轻易移植到各厂商 FPGA"[157]。FPGA-CAN（356 star，GPL-3.0，2023-09 后稳定）是仅 3 个源文件的轻量级 CAN 2.0A/B 控制器，支持短/长 ID 接收过滤、远程帧自动应答与非破坏性仲裁，自带 iverilog 四节点总线仿真（注入 ±1% 时钟偏移验证位对齐机制），外部仅需一片 TJA1050 类 CAN 收发器[140]。

移植可行性分析基于三点事实。其一，两者均为纯 Verilog、不调用任何厂商原语，FPGA-FOC 的厂商相关部分主要只有时钟 PLL，而高云全系器件的 rPLL 在官方 EDA 与开源工具链（Apicula/nextpnr）中均已支持，理论移植工作量集中在时钟与引脚约束层（直接 Gowin 移植实例尚未在公开渠道找到，待验证）[157]。其二，资源规模与目标器件匹配：FOC 电流环的典型规模在数千 LUT 以内，Tang Nano 9K（GW1NR-9，8640 LUT）即有余量，而 CAN 控制器仅 3 个文件、面向 50MHz 时钟设计，对时序几乎无压力[140]。其三，两者均为 GPL-3.0——学习评估与原型验证无障碍，但若进入闭源商用产品需注意 copyleft 传染，这一许可约束本身也是官方闭源 IP 存在的市场理由之一。

可移植项目	功能	Star / License	平台相关依赖	移植到 Gowin 的工作量评估
WangXuan95/FPGA-FOC	FOC 电流环（Clark/Park/SVPWM/PI）	957 / GPL-3.0	仅 PLL 原语；AS5600+AD7928 外设	低：换 PLL + 约束（公开移植例待验证）[157]
WangXuan95/FPGA-CAN	CAN 2.0A/B 控制器（3 个文件）	356 / GPL-3.0	无厂商原语；外接 CAN PHY	极低：直接综合即可[140]
ZipCPU/dblclockfft、cordic 等	FFT/CORDIC 等 DSP 原语	48–266 / 多为 Apache-2.0	无；GW2A/GW5A DSP 块可推断加速	低，但无 Gowin 目标示例[158]
WangXuan95/FPGA-SDcard-Reader	SD 卡 FAT16/32 读取（采集记录场景）	344 / GPL-3.0	无	低（直接移植例待验证）[159]

从表中可以读出一个规律：补齐 Gowin 工控空白所需的关键核在开源世界中全部存在，缺的只是"最后一公里"的移植工程与板级验证。ZipCPU 系列提供 FFT/CORDIC 等带形式验证的 DSP 原语[158]，FPGA-SDcard-Reader 解决采集数据的本地落盘[159]，与 FPGA-FOC、FPGA-CAN 组合后，一套"电机控制 + 现场总线 + 数据记录"的最小工控栈在 IP 层面已经齐套。真正的门槛在系统集成、EMC 相关的板级设计与产品化验证，而这恰恰是开源社区目前无人涉足、官方参考设计也未覆盖的中间地带。

8.2.2 官方闭源 IP 补充（CAN IP v1.2 等）与 Gowin EDA 的 IEC 61508/ISO 26262 认证对产品化的意义

开源空白的另一面是官方闭源资源的针对性补位。高云官网 IP 目录共 192 条记录（184 个 IP Core、6 个参考设计、AE350 SOC 与 SEU Handler 各一），全部按 EULA 以加密网表/加密 RTL 形式经 Gowin EDA 的 IP Core Generator 调用，无源码交付[9]。其中与工业控制直接相关的包括：Gowin CAN IP v1.2（支持 GW1N-9/GW2A/GW5A 全系）[9]、3 款 FOC 电流环 IP、PID 控制器及 FIR/IIR/CIC/FFT/CORDIC 等 28 条 DSP/数学类条目[9]；硬件侧官方提供 DK_Motor 电机开发套件（GW2A-55 与 GW5AS-EV25 两个版本）[91]。常规软 IP 随 EDA 免费提供，用户主要为芯片或开发套件付费[160]。这一布局表明高云官方对工业市场的策略是"IP 随片捆绑销售"，而非培育开源生态——官网 IP 目录中 CAN 与 FOC 条目持续存在，但官方 GitHub 账号从未投放过任何工控类开源参考设计[9]。

对产品化而言，更具分量的是工具链认证：Gowin EDA V1.9.12 获得 TÜV Rheinland 的 ISO 26262 ASIL D 与 IEC 61508 SIL 3 认证（含 macOS 版），现行版本为 V1.9.12.03（Release Note RN100，2026-06-17）[161][162]。这两项认证分别对应汽车功能安全与工业功能安全的最高工具置信度等级，其实际意义在于：按 IEC 61508/ISO 26262 开发安全相关系统时，开发工具本身需要满足工具置信度（TCL）鉴定要求，使用已通过第三方认证的 EDA 可免除或大幅减少用户自行的工具鉴定工作量与文档成本——这是开源工具链（Apicula/nextpnr）目前无法提供的能力。因此高云工控产品化的务实路径已经清晰：**逻辑设计层**用官方 EDA + 闭源 IP（CAN、FOC、PID）打底，**差异化算法与外围逻辑**可自行开发或移植开源核（注意 GPL 许可边界），**功能安全论证**依托 EDA 的 TÜV 认证。这一组合在国产中小规模 FPGA 厂商中是明确的差异化优势，也解释了为何开源社区在工控方向近乎空白的同时，高云芯片仍在工业与仪器领域持续出货。

9. SDR / DSP / 信号处理项目

SDR（Software Defined Radio，软件定义无线电）与通用 DSP（Digital Signal Processing，数字信号处理）是检验一个 FPGA 开源生态"信号链完整性"的试金石：前者需要射频接口、数字上下变频、同步环路的全栈协同，后者需要 FFT（快速傅里叶变换）、CORDIC（坐标旋转数字计算）、FIR/IIR 滤波等基础原语库的积累。本章基于 2026-08-26 的 GitHub API 实测数据与穷尽式搜索的阴性结果，对高云生态在这三个方向上的存量做一次盘点。总体结论是：SDR 方向出现了唯一的全栈标杆与一个破冰信号；仪器仪表方向贡献了全书最有戏剧性的"量产产品逆向→开源固件→工具链上游化"故事线；而 Gowin 专用 DSP 原语库经搜索级验证基本为零，可移植核清单成为当前唯一务实的补齐路径。

9.1 SDR

9.1.1 GoWinSDR（130★）：GW5AT-60 + AD9363，纯 Verilog 基带全栈开源，实测 4Mbps

GoWinSDR 是目前高云平台上唯一成体系的开源 SDR 项目：截至 2026-08-26 共 130 stars、18 forks，且当日仍在推送，处于活跃开发状态[35]。硬件构成为 GW5AT-LV60 FPGA（纯逻辑器件，无硬核处理器）搭配 ADI AD9363/AD9361 射频收发器，射频板为作者自制 PCB，仓库同时提供 Gerber 文件与嘉立创 EDA 工程，并注明 RF 走线需按 JLC06161H-3313 阻抗管控要求打样[35]。

其技术价值集中在基带架构的选择上。主流开源 SDR（如基于 Xilinx Zynq 的方案）普遍依赖 ARM+FPGA 异构架构，而 GoWinSDR 在纯 Verilog 下实现了完整基带链路：Costas 环载波同步、Gardner 定时同步、DQPSK 差分编解码、Farrow 内插滤波器与 NCO（数控振荡器），README 对 qpsk_demod.v、costas.v、gardner_sync.v 等 15 个以上模块逐个给出算法公式级说明[35]。AD9363 的寄存器初始化被移到 STM32（HAL 库）完成，上位机为 Python+PyQt6，FPGA 与主机之间走千兆以太网（UDP 承载，带滑动窗口重传与 CRC32 校验）加串口双通道[35]。作者实测两台设备间实现 4 Mbps 真实无线通信（README 注明截图时 QPSK 链路修复中暂以 BPSK 演示，工作于 2.4 GHz 频段），并附带实时语音与视频（WebP over UDP）传输演示[163]。这一速率在开源 FPGA SDR 中不算高，但考虑到它从零自研同步链路且跑在一片售价数十美元的国产 FPGA 上，其作为教学与二次开发底座的价值是明确的。

必须提示的风险是许可证：GitHub API 返回 license 字段为 null，仓库根目录无 LICENSE 文件——README 虽自称"软硬件全开源"，但在法律层面未授予任何使用、修改、再分发权利，商用或衍生发布存在实质障碍[164]。此外，关于其"疑似 2025 全国嵌入式芯片竞赛参赛作品"的传闻，经 README 全文检索与定向 web 搜索均无直接证据（待验证）。复现门槛也较高：需 GW5AT-60 核心板、AD9363 射频板打样；仓库内另附基于 Sipeed Tang Mega 的 AD9363 单音测试工程（SDR_TANG_CMOS），可作为低成本切入点[35]。

9.1.2 廉价 Tang 板 SDR 破冰：Custom-1240MHz-SDR（Primer 20K AM/FM）

此前调研的结论"廉价 Tang 板上的真 SDR 接近空白"在 2026 年被部分修正：ebubekirtascieee/Custom-1240MHz-SDR-PCB-and-Software 项目在一块 Tang Primer 20K（GW2A-18）上从零实现了 AM/FM 双模 SDR 接收，中心频率 1240 MHz，配自制 PCB，截至 2026-08-26 仅 4 stars、最近更新 2026-04[165]。另有一个

Davidlsy/FPGA_FH_SDR_AntiJamming_CommSystem 跳频抗干扰项目（0 stars，2026-08-25 更新）出现在 `gowin sdr` 搜索结果中，但其是否真正基于高云芯片尚待验证[166]。

GitHub 仓库搜索 `gowin sdr` 在 2026-08-26 总计仅 5 个命中，这个数字本身就是生态成熟度的量度[166]。GoWinSDR 验证了"高端器件可以做全栈 SDR"，Custom-1240MHz-SDR 验证了"20 美元级开发板也可以起步"，但两者之间——例如 Tang Nano 20K/9K 上的接收机解调链——仍是空白。对读者而言，这两个项目的互补价值在于：前者是完整链路范本，后者证明入门门槛可以压到 Primer 20K 级别。

9.2 仪器仪表方向

9.2.1 示波器：FNIRSI 2C53T 拆解 → OpenScope-2C53T → gw1n2-apicula → Apicula 0.33 的完整故事线

这是"量产产品中的高云芯片"目前最完整的一条开源化链路，值得按时间顺序梳理。

第一步，拆解确认芯片。 FNIRSI 2C53T 是一款约 75 美元的量产手持三合一仪器（示波器+万用表+信号源），2024 年 8 月上市后即有拆解报告与 EEVblog 论坛讨论：其内部采用 Artery AT32F403A（Cortex-M4F @ 240 MHz）MCU + 高云 GW1N-UV2 FPGA 的组合，FPGA 专职负责 250 MS/s 双通道 8-bit ADC 采样，另配 ST7789V 320×240 屏与 16 MB 的 W25Q128 flash[99][284]。

第二步，开源固件重写。 DavidClawson/OpenScope-2C53T（100 stars，GPL-3.0，2026-03-21 创建，2026-08-26 仍活跃）在不动原厂硬件的前提下重写整套固件[53]。项目的硬骨头是 FPGA 冷启动配置：原厂设计中 GW1N-UV2 的比特流由 MCU 加载，但配置协议时序未被文档化，这一问题"占据项目关键路径从四月到八月"（作者原话）。2026-08-12/13，贡献者 @Stlkv 将 @maksidze 在姊妹机型 2C23T 上实现的 loader（用 GPIO bit-bang 模拟 SSPI 握手而非硬件 SPI）移植到 2C53T，一次冷启动成功：`make guest-coldtrace` 实现"冷启动自配置 FPGA → 启动采集引擎 → 渲染实时探头响应波形"[53]。同期项目还解出了时基寄存器（SPI3 寄存器 0x01，1-2-5 阶梯，实测 500 S/s–124 kS/s 共八档），并积累了规格可观的逆向文档：309 个函数已命名映射、约 40 条 FPGA 命令全部归档、ADC 数据格式完整文档化，作者自述"原厂固件 98% 已被理解"，并附有方法学合法声明（不分发任何 FNIRSI 源码）[53]。

必须如实标注现状边界：该固件尚无时基控制以外的完整 UI，万用表功能仅单台标定，测量徽章是硬编码占位字符串，作者明确警告"这是开发固件，不可用于真实测量"[53]。但 PR #16 引入的双启动切换器已降低了试用风险，项目页面显示已有韩国、俄罗斯用户参与[53]。

第三步，比特流逆向与工具链上游化。 姊妹项目 gw1n2-apicula（MIT 许可，2026-06 创建）的目标是让开源工具链直接支持 GW1N-2[52]。核心障碍是 GW1N-2 的官方 `.dat` 器件数据库为 partType-1 格式，Apicula 的 dat_parser 直接拒绝解析；逆向发现该类文件仅在尾部 0x7b4a8 偏移处多一张扩展表。作者向 YosysHQ/apicula 提交 issue #515，规划三步上游化：①partType-1 解析（一举解锁 GW1N-2/1P5/2B/R-2/ZR-2 全家）；②器件识别与 chipdb 构建；③引脚、IO 配置与 OSC 原语[168]。验证方面，`gowin_unpack -d GW1N-2` 已能干净解包 2C53T 原厂比特流（读回 847 个 LUT4、879 个 FF、192 个 ALU、4 个 BSRAM 及 DDR IO 配置），但生成比特流当时尚未实现[168]。

第四步，上游合入。 这一故事线最快的收尾是：Apicula 0.33（2026-08-25 发布）的 changelog 显示，@DavidClawson 的 partType-1 解析（#516）、GW1N-2 器件识别与 chipdb（#517）、引脚/IO/OSC（#518）三个 PR 全部合入，GW1N-2 正式进入 Apicula master 的 12 器件 chipdb 清单[169]。对照 Apicula 0.32 仅支持 10 个器件的背景[168]，可以看到一个仪器逆向项目如何在数月内演化为开

源工具链的正式特性。其长远意义在于：一旦 nextpnr 侧时序与原语支持补齐，FNIRSI 2C53T 这类约 443 元人民币的量产仪器将成为"最便宜的可全开源重编程 Gowin 采集平台"。

9.2.2 逻辑分析仪：SLogic16U3（sigrok 生态，HDL 闭源）与 FoLogic（HDL 全开源）

高云平台上存在两款定位相近但开源程度截然相反的逻辑分析仪，对比如下：

维度	Sipeed SLogic16U3	FoLogic（logic_gowin_pro）
FPGA	GW5AT-LV15	GW2A-18（逻辑派 FPGA-G1 核心板）[170][171]
规格	800M@4ch / 400M@8ch / 200M@16ch，USB3 5Gbps，$69	16ch / 200MHz，DDR3 深存储 + FX2（CY7C68013A）[170][171]
上位机生态	sigrok / PulseView	PulseView（SUMP 协议系）[170][171]
主机侧开源	sigrok_slogic（22★）+ libsigrok `slogic-dev` 分支（2026-07-24 仍推送）[172]	HDL、比特流 logic.fs、硬件（嘉立创星火计划）全开源，GPL-3.0[171]
FPGA HDL	**闭源**：slogic16u3-tools（25★）仅含 cli/ota/pt 工具目录，固件以二进制+OTA 发布[172]	**开源**：src/ 下 12 个 Verilog 文件（采集、触发、AXI4→DDR3、DAC 信号源等）[171]
构建依赖	不可自行构建	依赖高云官方 IP（DDR3 MIG/rPLL/FIFO），需 Gowin EDA[171]

这张表揭示了生态中的一种典型张力：SLogic16U3 是体验完整、有 sigrok 主线社区背书的商品，但 FPGA 侧是黑盒，用户只能消费固件无法学习或修改；FoLogic（3 stars，2026-08-14 更新）是目前唯一软硬件全开源的高云逻辑分析仪"准产品"，其 HDL 源码（logic_top.v 9.7 KB、data_read.v 13.3 KB、axi4_ddr_unit.v 等）连同 dac5311_spi.v（DAC 输出，兼具信号源功能）都可逐行研读，但它调用的高云 IP 生成目录决定了纯开源工具链无法构建[171][172]。值得注意的是 litex-boards 中已存在 SLogic16U3 的平台文件（2439 字节），意味着这块闭源 HDL 的硬件本身可被 LiteX 复用做其他开发[173]。对想研究逻辑分析仪内部实现的读者，FoLogic 是当前唯一选择；对只需要工具的用户，SLogic16U3 的开源驱动链路已足够日常使用。

9.3 DSP 空白与可移植核

9.3.1 Gowin 专用 FFT/CORDIC 库为零；ZipCPU 系列（dblclockfft 266★ 等）可移植清单

2026-08-26 的 GitHub 仓库搜索给出了一组阴性结果：`gowin cordic` 0 命中、`gowin modbus` 0 命中、`gowin foc motor` 0 命中；`gowin fft` 仅 2 命中，其一是 SpinalHDL+LiteX 软核路线（watermeko/FFTonRiscV，6★，疑似在 RISC-V 软核上跑 FFT 而非专用核，待验证），其二 ar2671027/2D-FFT-system 自称"Gowin Logos PGL22G"，但 Logos 是紫光同创（Pango）的产品线，标注有误，并非高云[174]。Gowin 专用 FIR 仅存一个学生级的官方 IP 调用工程（huangjintaoa/Gowin_FPGA_IP_FIR_filter_design，5★），作者在论坛自述"用高云的（开源 FIR）网上基本找不到"[175]。据此可确认：**Gowin 专用开源 FFT/FIR/DDS/CORDIC 信号处理原语库基本空白**，这与 GW2A/GW5A 器件本身具备 18×18 乘法器、预加器、54-bit ALU 的 DSP 硬件资源形成反差——硬件能力存在，开源封装缺席。

务实的替代是移植平台无关的成熟核。ZipCPU 系列是首选来源，其特点是大量模块带形式验证（formal verification）属性：

项目	Stars	最近推送	内容
ZipCPU/dblclockfft	266	2024-04	可配置 C++ 生成器，产出流水 Verilog FFT 核（双时钟/单时钟）[176]
ZipCPU/dspfilters	179	2024-01	数字滤波器集（FIR/IIR 等，含形式验证）[176]
ZipCPU/cordic	126	2024-11	CORDIC 系列（sin/cos/atan/极坐标变换，可综合）[176]
ZipCPU/sdr	105	2024-01	基础 Soft(Gate)ware Defined Radio 架构，未移植 Gowin[176]
ZipCPU/fftdemo	48	2024-04	仿真频谱仪演示，FFT 组件组合示例[176]

这些核全部平台无关：在 GW2A/GW5A 上可由综合器推断到 DSP 块加速乘法，在无 DSP 的 GW1N 上则退化到 LUT 实现[176]。需要如实标注的缺口是：截至本次调研，未发现任何上述仓库提供 Gowin 目标的示例工程或约束文件（待逐个验证），移植者需自行处理时钟约束与资源映射。这也意味着一个明确的贡献机会——为 dblclockfft 这类核补一份 Tang Primer 20K 的参考设计，成本不高却能直接填补搜索零命中的空白。电机控制方向同理：WangXuan95/FPGA-FOC（957★，GPL-3.0，纯 Verilog 有感 FOC 电流环，中文注释完备）作者明示可移植各厂 FPGA，但直接的 Gowin 移植例亦未找到（待验证）[157]。

10. RISC-V / Soft CPU / SoC 项目

高云 FPGA 的开源生态中，处理器子系统是最能体现"双轨结构"的维度：一条轨是以 LiteX 为骨架、VexRiscv 等真开源软核为心脏的全球开源社区路线，另一条轨是高云官方的 Gowin_EMPU（ARM DesignStart 授权的 Cortex-M1/M3 软核）、自研 GoRV32 家族与 GW5AST 器件内嵌的 Andes AE350 硬核。两条轨在代码层面几乎互不复用，却在 LiteX 的 CPU 抽象层被统一成可替换的 `cpu_type`。本章按"LiteX 主线 → 开源软核 → RTOS 与官方方案"的顺序盘点，数据均为 2026 年 8 月对一手来源的核实结果。

10.1 LiteX 主线

LiteX 是高云平台软核 SoC 事实上的主干框架：litex-boards 仓库（495 star，2026-08-25 仍有提交）为高云维护了一手的平台与目标文件，所有高云 target 的默认 CPU 均为 VexRiscv[150]。

10.1.1 litex-boards 12 个 Gowin 平台逐一盘点

对 litex-boards master 分支 `platforms/` 与 `targets/` 目录逐一读取源码核实：与 Gowin 相关的文件各有 13 个，其中 `sipeed_tang_primer.py`（初代 Tang Primer）实际使用 Anlogic EG4S20BG256 器件（继承 `AnlogicPlatform`），应从 Gowin 统计中剔除，实际 Gowin target 为 **12 个**[177]。各平台的 FPGA、默认 CPU、内存与外设配置如下表。

Target	板卡	FPGA（源码实证）	默认 CPU	内存方案	可选外设
sipeed_tang_nano	Tang Nano 初代	GW1N-LV1（GW1N-1）	VexRiscv	无外部 RAM（SoCMini, UARTBone 经 CH552）	LED
sipeed_tang_nano_4k	Tang Nano 4K	GW1NSR-LV4C（GW1NSR-4C）	VexRiscv（强制 minimal）；可选 gowin_emcu 硬核 M3	可选 SiP HyperRAM 64Mbit（8MB；PSRAM/HyperRAM 类型口径存冲突，见第 3 章，待验证）；SPI Flash XIP	HDMI 640x480@75
sipeed_tang_nano_9k	Tang Nano 9K	GW1NR-LV9（GW1NR-9C）	VexRiscv（另支持 Ibex）	SiP PSRAM 作主存（4MB region）	HDMI terminal、SPI sdcard
sipeed_tang_nano_20k	Tang Nano 20K	GW2AR-LV18（GW2AR-18C）	VexRiscv	SiP SDR SDRAM（64Mbit，8MB，GENSDRPHY）	HDMI terminal、SD/SPI sdcard、SPI flash
sipeed_tang_primer_20k	Tang Primer 20K	GW2A-LV18（GW2A-18C）	VexRiscv	DDR3（GW2DDRPHY，128MB 或 256MB，口径待验证）；apicula 流程不支持	RMII Ethernet、HDMI、sdcard

sipeed_tang_primer_25k	Tang Primer 25K	GW5A-LV25（GW5A-25A）	VexRiscv	无板载 DRAM；可选外接 SDRAM 模块	SPI flash
sipeed_tang_mega_138k	Tang Mega 138K	GW5AST-LV138（GW5AST-138B）	VexRiscv；可选 gowin_ae350 硬核 @800MHz	可选 DDR3（GW5DDRPHY）或外接 SDRAM	RGMII GbE、PCIe x4、HDMI 全家桶
sipeed_tang_mega_138k_pro	Tang Mega 138K Pro	GW5AST-LV138（FPG676AES）	同上	可选 DDR3 或 SDRAM	RGMII Ethernet、PCIe x4、HDMI
sipeed_tang_console	Tang Console	GW5AT-LV60（默认）或 GW5AST-LV138（device_map 切换）	VexRiscv	可选 DDR3 或 SDRAM	HDMI terminal、sdcard、QSPI flash
sipeed_slogic16u3	SLogic16U3 逻辑分析仪	GW5AT-LV15（GW5AT-15A）	VexRiscv	无外部 DRAM（最小配置）	无（LA 用途）
brisbaneSilicon_brs_100_gw1nr9	BrisbaneSilicon BRS-100	GW1NR-LV9（GW1NR-9C）	VexRiscv	SiP PSRAM	SPI flash
lckfb_ljpi	立创开发板 LJPI	GW2A-LV18（GW2A-18C）	VexRiscv	DDR3（GW2DDRPHY, MT41J128M16, 2Gbit/256MB）	HDMI 800x600@75、SPI flash

表中信息全部来自 litex-boards 源码直读（2026-08-25）[177][173]。三个趋势值得注意。其一，支持覆盖面呈"全系列"形态：从 1K LUT 级的 GW1N-1 到 138K LUT + 硬核的 GW5AST-138B，GW1N/GW1NR/GW1NSR/GW2A(R)/GW5A(T)/GW5AST 各代器件均有 target，且 2026 年仍在扩张——BrisbaneSilicon BRS-100 即当年新增[173]。其二，内存形态决定工具链边界：SiP SDRAM/PSRAM 的板卡（Nano 9K/20K）可走 yosys + nextpnr + apicula 全开源流程，而所有 DDR3 target（Primer 20K、Mega 138K、LJPI）因 apicula 缺 DQS/DLL 原语，被源码中的断言 `assert not (toolchain == "apicula" and with_dram)` 强制锁定在 Gowin 闭源 EDA 上[178]。其三，外设谱系在 GW5A/GW5AST 代出现跃升：RGMII 千兆以太网、PCIe x4（256-bit、1 DMA）随 GW5APCIEPHY 等新原语进入 LiteX 支持范围，这使高云高端板在开源 SoC 框架内具备了以往只有 ECP5 平台才有的接口能力[173]。

除默认 VexRiscv 外，target 源码中还嵌着两个官方硬核入口：Tang Nano 4K 支持 `cpu_type=gowin_emcu`，直接复用 GW1NSR-4C 片内硬核 Cortex-M3 及其 16KB SRAM 映射；Tang Mega 138K/Pro 支持 `cpu_type=gowin_ae350`，将片内 AE350/A25 硬核主频锁定在 800MHz 作为 SoC 主控[173]。这意味着 LiteX 在高云平台上不只是"软核生成器"，同时充当硬核资源的开源集成层——同一套 wishbone 外设、同一套 BIOS 与构建脚本，可以在开源软核与官方硬核之间平移。

从资源利用的细节还能看到 LiteX 移植者对高云器件约束的适应方式。初代 Tang Nano 无任何外部 RAM，target 退化为 SoCMini 配置，经板载 CH552 桥接芯片以 1Mbaud 的特殊波特率提供 UARTBone 调试通道；Tang Nano 4K 因 BSRAM 数量不足被源码注释强制要求 `--cpu-variant=minimal`；Tang Nano 9K 的源码中仍留着"第二片 32Mbit PSRAM 未用"的 TODO，说明 SiP 资

源尚未被完全榨取。Primer 25K 与 SLogic16U3 两个 GW5A 代 target 不含 DDR3 依赖，是验证 GW5A 全开源流程（apicula chipdb 实验性支持）的主要载体[173][178]。

10.1.2 Linux on Gowin 三条实机路径

路径一：linux-on-litex-vexriscv（官方主线）。 该仓库（734 star / 214 fork，BSD-2，2026-06-22 仍在维护）官方支持清单中含且仅含两块 Gowin 板：Tang Nano 20K 与 Tang Primer 20K[13]。官方资源门槛为：足以装下 VexRiscv-SMP + LiteX SoC 的逻辑、32MB RAM（rootfs 置于 SD 卡或 NFS 时可降至 8MB）、一个 UART[13]。Tang Nano 20K 板载恰好只有 64Mbit（8MB）SDRAM，因此必须走 SD 卡 rootfs 路线；其 boards.py 配置 `l2_size: 2048` 与 serial/sdcard 能力，Primer 20K 则压缩到 `l2_size: 512`，反映 GW2A/GW1N 系列 BRAM 资源紧张[13]。已有第三方完整实机记录：fabianalvarez.dev（2025-06）在 Tang Nano 20K 上跑通 LiteX BIOS → sdcardboot → OpenSBI v0.8 → Linux 6.4.0-rc1（rv32imasu，VexRiscv-SMP）→ Buildroot 全链路[179]。需要注意的是，构建仍需 Gowin 闭源 EDA（`--toolchain=gowin`），apicula 对 GW2A DDR3 不可用（见 10.1.1）。

路径二：kami4ka/tang_computer（2026 年新秀，自包含 Linux 终端机）。 该项目创建于 2026-07-22，目标是把 Tang Primer 20K + Dock 做成一台自包含的 RISC-V Linux 计算机：LiteX 生成 VexRiscv-SMP（rv32ima + MMU，单核，coherent DMA）到 GW2A-18，跑主线 32 位 RISC-V Linux，SOM 上 128MB DDR3 经 LiteDRAM + GW2DDRPHY 驱动[50]。其技术含量集中在两个自研部件：一是显示侧实现 480×272 LCD 帧缓冲控制台（fbcon + getty），二是 USB 键盘输入——Dock 板载 USB3317 PHY 只有 6 脚 ULPI 串行模式可用，作者手写了 serial-mode shim 接 LiteX OHCI 核，Linux 侧直接复用内核自带的 ohci-platform 驱动（OHCI 位于 0xc0000000/IRQ16），实测 Keychron K3 Pro 键盘可枚举并向 /dev/input/event0 输入[50]。引导链为 LiteX BIOS → sdcardboot → boot.json → OpenSBI → Linux → Buildroot initramfs，仓库附 `make doctor/soc-full/dtb/sd/load-full/term` 一键脚本与 bringup_log.md、pinmap.md、usb3317.md 三份审计文档[50]。已知限制作者也如实记录：帧缓冲与 OHCI 争抢 DRAM 带宽导致重载下 USB 击键可靠性下降、启动需数分钟、比特流为 SRAM 易失加载[50]。该项目证明了 20K LUT + 128MB DDR3 级别的器件足以构成完整交互式 Linux 终端；但截至 2026-08-25 其 star/fork 均为 0，社区复现验证尚待发生，且 DDR3 PHY 必须经 Gowin 闭源 EDA 构建（作者在 Docker 下经 Rosetta 运行 Gowin EDA）[50]。

路径三：Tang Nano 9K noMMU Linux（极限裁剪路线）。 日本开发者（cti.kyoto，2023-10）在仅 8640 LUT 的 Tang Nano 9K 上以 LiteX VexRiscv（M-Mode、无 MMU）+ Buildroot 外部配置 `litex_vexriscv_riscv32_nommu_tang_nano_9k_defconfig` 跑通 noMMU Linux[180]。该路径无 OpenSBI，需要 linux 变体 VexRiscv 与自定义 timer/irqchip 补丁，证明 9K 级器件是 Linux 能力的下限边界[180]。

三条路径合看，高云 Linux 生态呈清晰梯度：9K（8640 LUT）是 noMMU 下限，Nano 20K（8MB SDRAM + SD rootfs）是 MMU Linux 的最低成本入口（板卡约 20 美元量级），Primer 20K（128MB DDR3）则支撑交互式终端机；而 DDR3 这一档全部依赖闭源 EDA，构成全链路最大的闭源依赖点。工程入口方面，Sipeed 官方 TangNano-20K-example 仓库（208 star）内置 linux（基于 linux-on-litex-vexriscv）、litex 固件与 riscv_core（SparrowRV 软核）子目录，是新手复现第一条路径的最低摩擦起点[21]。从生态信号看，Tang Nano 20K 自 2025 年起已被零售渠道包装为"可跑软核 Linux"的套件出售（如 Tang Nano 20K Retro Game Kit 明确标注 softcore Linux），配合成套教程的出现，该板事实上已成为低成本 RISC-V Linux 教学平台；而 tang_computer 把交互从串口控制台推进到"LCD + 键盘"的真终端形态，是 2026 年这一梯度上最具标志性的节点[50][21]。

10.2 软核生态

10.2.1 五大开源 RISC-V 核的高云移植现状

下表汇总五个主流开源 RISC-V 核在高云平台的可得性（star 数为 2026-08-25 GitHub API 实测）[181]。

核	仓库	Stars / Forks	维护状态	高云支持证据
VexRiscv	SpinalHDL/VexRiscv	3232 / 511	低频维护（最近 push 2026-02-11）	LiteX 默认 CPU，linux-on-litex-vexriscv 的 SMP 变体，高云 12 个 target 通吃
VexiiRiscv	SpinalHDL/VexiiRiscv	245 / 62	活跃（2026-08-16）	LiteX CPU 列表成员；未找到高云板卡公开移植实例（待验证）
NEORV32	stnolting/neorv32	2241 / 378	高度活跃（2026-08-22）	官方 neorv32-setups（99 star）含 Tang Nano 20K/9K 的 Gowin EDA 流程与 apicula 开源流程；兼为 LiteX CPU 成员
PicoRV32	YosysHQ/picorv32	4360 / 992	维护中（2026-07-31）	Sipeed 官方 picotiny 教程（Nano 9K）+ 多个社区 SoC（见正文）
SERV	olofk/serv	1874 / 262	活跃（2026-08-25）	官方 servant 无 Gowin target；LiteX CPU 成员；社区有协处理器用法案例

VexRiscv 的支配地位来自框架绑定：litex-boards 全部高云 target 的默认 CPU 即 VexRiscv，Linux 链路所用的 VexRiscv-SMP 变体是目前高云上唯一能跑 MMU Linux 的开源核[150][13]。其后继者 VexiiRiscv 获 NLnet NGI Zero 资助（2024 年 6 月批次，同批次还资助了 nextpnr 的 GW5 支持），目标是补齐 JTAG 调试、紧耦合 RAM、轻量 FPU 与向量单元；理论上 `--cpu-type=vexiiriscv` 可用于任何 litex-boards target，但截至本次调研未发现高云板卡的公开实测案例（待验证）[182]。

NEORV32 是"官方直接支持高云"的唯一开源核：上游 neorv32-setups 仓库同时提供 gowineda/tang-nano-20k、gowineda/tang-nano-9k（Gowin EDA 流程）与 osflow/boards/TangNano20k.mk（yosys + nextpnr + apicula 全开源流程），是双工具链覆盖最完整的软核[183]。社区侧 jimmyw/tang_nano_9k_neorv32（20 star，2026-08 活跃）利用 GW1NR-9 的 78KB user flash 做指令存储直接执行（XIP），被 Sipeed 官方 Wiki 收录为示例[184]。

PicoRV32 的高云案例密度最高：Sipeed 官方 Wiki 提供 Nano 9K 的 picotiny 教程；grughuhler/picorv32_tang_nano_unified（17 star）为 9K/20K 提供统一 Mini-SoC（SRAM、UART、timer、WS2812B、SD 卡 SPI、中断）并配套 YouTube 系列教程；qubeck78/tangyRiscVSOC 在 20K 上组合 PicoRV32 与 2D/3D 图形加速及 nand2mario 的 usb_hid_host；日文社区另有 elfmimi/picorv32_tangnano9k[185]。SERV（bit-serial 架构）官方 servant 支持约 20 块板并可跑 Zephyr，但清单中无 Tang/Gowin 板；高云上的落地案例目前仅见 phoenix367/tang_nano_9K_ov7670 将其用作摄像头项目的控制面协处理器[186]。

综合可得性排序为：VexRiscv（默认且达 Linux 级）> NEORV32（官方 setups + 开源流程）> PicoRV32（官方教程 + 社区 SoC 群）> SERV（可经 LiteX 挂载，无官方 Gowin servant）> VexiiRiscv（LiteX 可选，无公开实测）。这一排序与上游 star 数并不一致——PicoRV32 上游 star 最

高，但在高云生态中的"系统集成度"不及与 LiteX 深度绑定的 VexRiscv，说明该生态的重心在 SoC 框架而非单核。

10.3 RTOS 与官方方案

10.3.1 Zephyr、FreeRTOS 与 RT-Thread 的高云覆盖差异

Zephyr 是开源软核侧覆盖最完整的 RTOS，且有两条独立路径。 第一条是 LiteX 路径：LiteX SoC 本身已被 Zephyr 上游支持（`litex_vexriscv` board 长期存在于 Zephyr 主树），DitsoLabs/zephyr-vexriscv（11 star，2025-07 创建，2025-08-30 后未再更新）在此基础上提供了面向 Tang Nano 20K 的完整方案——VexRiscv SMP（RV32IMA）@48MHz + UART/GPIO/SPI/I2C/SDRAM，仓库含 bitstream_generator.py（LiteX SoC 生成）、install_board.py（将 tang_nano_20k board 定义装入 Zephyr west 工作区）与设备树[187]。其 README 中"64MB SDRAM"与板载 64Mbit（8MB）不符，疑为笔误（待验证）[187]。第三方教程（fabianalvarez.dev，2025-08-15）证实了 `litex_term --kernel=zephyr.bin` + serialboot 流程可用[188]。第二条是 NEORV32 路径：Zephyr 上游已有 neorv32 board target（当前支持 NEORV32 v1.11.6，上游 PR 已合并），可直接叠加 neorv32-setups 的 Tang Nano 9K/20K 比特流使用[189]。

FreeRTOS 呈"官方核为主、开源核为辅"格局。 NEORV32 有官方 FreeRTOS 移植仓 stnolting/neorv32-freertos（rv32i_zicsr_zifencei，IMEM 16KB/DMEM 8KB，blinky demo），理论上可运行于 Tang Nano 9K/20K 的 neorv32-setups 比特流（组合推断，实机验证待确认）[190]。未找到 FreeRTOS 直接跑在 LiteX/VexRiscv + 高云板上的公开工程。官方侧，Gowin_EMPU_M3 参考设计自带 FreeRTOS V10.2.1 与 uC/OS-III V3.03.00 支持（Keil MDK 或 GOWIN MCU Designer 环境）[191]。

RT-Thread 在 RISC-V 软核侧为空白。 已确认的 RT-Thread 案例只有 RT-Thread Nano 3.1.3 移植到 GW1NSR 片内**硬核** Cortex-M3 的中文教程（2021-06，电子发烧友论坛连载）[192]；在 VexRiscv/NEORV32 等 RISC-V 软核上未检索到任何公开 BSP——RT-Thread 主线的 RISC-V BSP 面向 QEMU/蜂鸟/virt 等平台，未含 litex-vexriscv 或高云板（负结论，待进一步验证）。对中文开发者而言，这是一个明确的首创机会窗口：RT-Thread 在国内嵌入式社区的普及度远高于 Zephyr，而高云官方文档体系（Gowin RTOS 文档、GoRV32 SDK）已显示官方愿意为 RTOS 配套投入，软核侧缺的只是一个可参考的开源 BSP 工程。

RTOS 之外的系统级应用也在向软核汇聚：工业控制方向的 Peter-van-Tol/LiteX-CNC（84 star）已将 Tang Nano 20K 接入 LinuxCNC，2025-01 实测 halrun 通信成功，证明 LiteX/VexRiscv 软核可以承担实时控制固件角色[197]。

10.3.2 官方平行生态：Gowin_EMPU、GoRV32 与 GW5AST AE350 硬核

与开源软核平行，高云官方维护着一套完整的自有处理器方案，分三层。

第一层：Gowin_EMPU（ARM DesignStart Cortex-M 软核）。 高云 2019 年加入 Arm DesignStart FPGA 计划，Cortex-M1 软核免授权费经 IP Core Generator 集成[193]。Gowin_EMPU_M1（Cortex-M1 软核，ITCM/DTCM 最大 512KB）支持 GW1N-9、GW2A-18/55 直至 GW5A/AT/AST-138，社区移植例 xiaotianbc/gowin_empu_m1_primer20K 将其搬到 Tang Primer 20K[191]。Gowin_EMPU_M3（Cortex-M3 软核）参考设计含 Ethernet（RGMII/GMII/MII）、DDR3、SPI Flash 与

UART/SPI/I2C/RTC/WDT 外设群[191]。另需区分 Gowin_EMPU(GW1NS-4C)：它针对 GW1NS(R)-4C 片内**硬核** Cortex-M3（Tang Nano 4K 同族），软件手册 IPUG931 提供 uC/OS-III V3.03、FreeRTOS V10.2.1、RT-Thread Nano V3.1.5 三种 RTOS 参考设计，开发环境为 Keil MDK 或免费的 GOWIN MCU Designer（GMD）[285]。

第二层：GoRV32 家族（官方自研 RISC-V 软核）。 官方文档库 RISC-V 分类下含 GoRV32 Nano/Plus/Pro/FP、SeRV32、RV64 Micro 及 PicoRV32 集成，2026 年 1–5 月密集发布 SDK（MRN1524/1525/1530/1531/1532），是官方投入最活跃的 MCU 方向[195]。与开源核的关键差异在于授权：GoRV32 与 EMPU 一样以加密形式经 IP Core Generator 交付，无源码，绑定 Gowin EDA + GMD 工具链。

第三层：GW5AST 的 AE350 硬核（800MHz）。 GW5AST-138 集成 138K LUT4 与硬核 Andes A25（AE350 外设子系统：32KB L1 I/D-cache、PLIC、调试模块、AXI/AHB 矩阵），外加硬核 PCIe 与 12.5Gbps SerDes，2023-08-29 由高云与 Andes 联合发布，自称"首款 22nm SRAM FPGA 内嵌 RISC-V 硬核"；发布口径 A25 @400MHz，现行规格已升至 800MHz（Sipeed wiki 与 litex-boards target 的 `cpu_clk_freq=800e6` 一致）[196]。官方提供 "Gowin RiscV_AE350_SOC" IP（可配置 PLIC/I2C/PIT/SPI/UART×2/GPIO/WDT/RTC/SMU/DMAC，手册 MUG1031），支持 DK-START-GW5AT138 与 Tang Mega 138K Pro Dock[145]。开源侧入口是 litex-boards 的 `gowin_ae350` cpu_type，可将硬核与 LiteX 生成的软核外设组合[173]。两点限制需要注意：Tang Mega 138K Pro 零售页注明需 "Gowin IDE v1.9.9 or newer (Commercial License)"，138K Pro 疑似需商业授权（待验证）；主线 Linux 对 GW5AST AE350 平台暂无公开支持证据（待验证）[86]。另需澄清器件分工：Cortex-M4 硬核（最大 288MHz）在 GW5AS-25，GW5AS/GW5AST-138 才是 RISC-V AE350[196]。

三层官方方案与开源软核形成结构性对照，汇总如下表。

方案	内核	形态	关键规格	工具链	RTOS/系统支持	开
Gowin_EMPU_M1	Cortex-M1	软核（加密交付）	ITCM/DTCM 最大 512KB	Gowin EDA + Keil MDK/GMD	官方参考设计	免（ 授
Gowin_EMPU_M3	Cortex-M3	软核（加密交付）	Ethernet/DDR3 等参考设计	Gowin EDA + Keil MDK/GMD	FreeRTOS V10.2.1、uC/OS-III V3.03	免
Gowin_EMPU(GW1NS-4C)	Cortex-M3	GW1NS(R)-4C 片内硬核	完整外设库 + 存储驱动	Gowin EDA + Keil MDK/GMD	FreeRTOS、uC/OS-III、RT-Thread Nano V3.1.5	硬 件
GoRV32 家族	自研 RISC-V（Nano/Plus/Pro/FP、SeRV32、RV64 Micro）	软核（加密交付）	2026 年 1–5 月密集发布 SDK	Gowin EDA + GMD	Gowin RTOS 文档配套	闭
RiscV AE350 SOC	Andes A25	GW5AS/GW5AST-138 片内硬核	最高 800MHz，32KB I/D-Cache + 64KB ILM/DLM	Gowin EDA + RDS IDE；LiteX gowin_ae350	FreeRTOS/uC-OS-III/Zephyr/RT-Thread（官方口径）	硬

开源软核（对照）	VexRiscv/NEORV32/PicoRV32/SERV	软核（源码开放）	见 10.2.1 表	LiteX + Gowin EDA 或 apicula 全开源流程	Zephyr/Linux/FreeRTOS（上游）	BSD/MIT/CC0 类真开源

授权维度上，EMPU/GoRV32 免费但非开源、商用受限，源码不可得；开源核可进 apicula 全开源流程，是高云平台上唯一不依赖任何闭源组件即可审计全栈的处理器路线。工具链维度上，官方方案绑定 Gowin EDA + GMD/Keil/RDS IDE，开源核绑定 LiteX + Zephyr/Linux 上游；两条链只在 FPGA 综合布线环节共用 Gowin EDA（或因器件而豁免）。用户群维度上，官方 EMPU 面向中文商业/教学市场（B 站教程、GMD 免费 license、RT-Thread Nano 参考设计均指向该群体），开源核面向全球 FPGA 开源社区。LiteX 把 gowin_emcu 与 gowin_ae350 抽象成与开源软核并列的 cpu_type，是目前两个世界唯一的代码级交汇点[150]。前瞻地看，NLnet 同时资助 VexiiRiscv 与 nextpnr GW5 支持，若 apicula 后续补齐 DDR 的 DQS/DLL 原语，高云高端器件上的 Linux 级 SoC 有望摆脱对闭源 EDA 的依赖，开源轨与官方轨的差距将进一步收窄[182]。

11. 开源 FPGA Toolchain

高云是国产 FPGA 厂商中唯一拥有完整开源工具链的厂商，这使其在开源硬件社区获得了与 Lattice iCE40/ECP5 同级别的关注度。本章回答一个实际的选型问题：哪些器件可以从综合到烧录全程走开源工具，哪些环节仍需官方 EDA 兜底，以及官方 Gowin EDA 当前的授权与平台政策。结论先行：**GW1N/GW2A 系列已可纯开源走通全流程，GW5 系列处于实验性阶段，SerDes、硬核 MCU、DDR3 存储 PHY 与在线调试是纯开源流程的四块天花板**。

11.1 开源全流程

11.1.1 Yosys + nextpnr-himbaechel + Apicula + openFPGALoader 全链路：器件支持矩阵与各环节成熟度

纯开源流程由四个环节串成：Yosys 的 `synth_gowin` 完成逻辑综合（支持 gw1n/gw2a/gw5a 三个 family，官方文档标注 "This work is experimental"）[198]；nextpnr 经 himbaechel 架构后端完成布局布线（独立的 nextpnr-gowin 自 nextpnr 0.8 起移除，Gowin 支持并入 himbaechel；最新版 0.11.1 发布于 2026-08-11，0.11 "Gartnerwand" 含 gowin 布线性能改进）[199]；Project Apicula 的 `gowin_pack` 生成比特流（`gowin_unpack` 可反向解包验证）；openFPGALoader 负责 SRAM 烧录与内部/外部 Flash 写入，最新版 v1.1.1（2026-03-11），支持 Linux/Windows/macOS/OpenBSD[95]。注意 YoWASP（WebAssembly 版）`yowasp-nextpnr-himbaechel-gowin` 仍将 Gowin（via Apicula）标注为 experimental，而 nextpnr 主仓库 README 未加此标注，两处口径存在差异[200]。

下表给出截至 2026-08-25 的器件级支持矩阵，数据源为 Apicula 仓库 Makefile 的 chipdb 清单、nextpnr gowin 后端提交记录与 openFPGALoader 官方兼容性表[3]：

器件（代表板卡）	综合 Yosys	P&R nextpnr	比特流 Apicula	烧录 openFPGALoader	主要缺失/受限	成熟度
GW1N-1（Tang Nano）	gw1n	支持	支持	SRAM	—	成熟
GW1N-2	gw1n	实验（chipdb 2026-08 新建）	支持（unpack 验证通过）	无官方板卡条目	新贡献、例程少	0.33 新增
GW1N-4（RUNBER）	gw1n	支持	支持	SRAM + 内/外 Flash	—	成熟
GW1N(R)-9/9C（Tang Nano 9K、TEC0117）	gw1n	支持（9C 需 `--vopt family=GW1N-9C`）	支持	SRAM + 内部 Flash	片上 PSRAM PHY 受限	成熟
GW1NZ-1（Tang Nano 1K）	gw1n	支持	支持	SRAM + 内部 Flash	—	成熟
GW1NS(R)-4C（Tang Nano 4K）	gw1n	支持	支持	SRAM + 内/外 Flash	**硬核 Cortex-M3 不可用**，仅有文档笔记	逻辑部分成熟，硬核缺失

GW2A(R)-18/18C（Tang Nano 20K、Primer 20K）	gw2a	支持	支持	SRAM + 外部 Flash	DDR DQS 模式不完整	成熟
GW5A-25A（Tang Primer 25K）	gw5a	实验（时序估计 2026-04 刚起步）	实验（DSP/HCLK/CLKDIV/BSRAM/ADC 于 0.28–0.33 陆续落地）	SRAM 可用，**Flash TBD**	SerDes 缺失、时序模型粗糙	实验性
GW5AST-138C（Tang Mega 138K）	gw5a	实验（0.10 起初始支持）	实验	SRAM 可用，**Flash TBD**	SerDes 缺失、大规模布线/时序压力	实验性
GW5AT-60B（Tang Console/Mega 60K）	gw5a	新增（nextpnr 2026-08-23 合入）	新增（0.33 chipdb）	Console 底座 SRAM+Flash 均可用	高阶特性全部待验证	刚起步

矩阵揭示出三个结构性事实。第一，成熟区与实验区恰好以工艺代际分界：55nm 的 GW1N/GW2A（LittleBee 与 Arora 家族）全链路可用且有多块量产板卡实证，22nm 的 GW5（Arora V）全部停留在实验性，其短板集中在 Flash 烧录（GW5A-25A 与 GW5AST-138B 本体均标 TBD，仅 Tang Console 底座 Flash 已打通）与时序分析[95]。需要说明命名口径：Apicula chipdb 条目写作 GW5AST-138C，而板载芯片丝印与零售资料多作 GW5AST-138B，二者指同一 GW5AST-LV138 器件，本书按各自来源语境保留两种写法。第二，nextpnr gowin 后端的时序估计 `estimateDelay` 迟至 2026-04-30 才初始落地（提交 42e248b9），意味着开源流程尚无 sign-off 级时序收敛能力，时序敏感设计仍需官方工具复核[199]。第三，器件覆盖呈长尾扩张：GW1N-2 与 GW5AT-60B 均在 0.33 才进入 chipdb，由社区新贡献者驱动，说明支持面仍在向冷门料号延伸；而 GW2A-55、GW1NSE 安全系列及 2026 年官宣的新家族 GW1AN/GW3A 尚无任何开源支持。选型铁律因此成立：先查 Apicula chipdb 清单再选板，而不是先买板再查支持。

11.1.2 Apicula 0.33（2026-08-25）：12 器件 chipdb、贡献者与 NLnet 资助治理

Project Apicula 是全链路中唯一的高云专用组件（其余均为多架构通用工具），也是整条链路的咽喉。0.33 版于 2026-08-25 发布（PyPI 包名 Apycula），GitHub 仓库 684 stars / 98 forks，MIT 许可，自 2019-11-22 创建以来保持活跃[169]。该版本的三项关键变化：`gowin_pack` 整体重写（#528，yrabbit）、新增 GW5AT-60B chipdb（#531）、新增 GW1N-2 器件识别与引脚/IO/振荡器支持（#516–#518，新贡献者 DavidClawson，源自 FNIRSI 示波器逆向）[169]。Master 分支 chipdb 精确清单为 12 个器件：GW1N-1/2/4/9/9C、GW1NZ-1、GW1NS-4、GW2A-18/18C、GW5A-25A、GW5AST-138C、GW5AT-60B，自 0.30 起以 MessagePack（msgpack）格式打包分发[3]。

贡献者结构呈"一主多翼"：发起人 pepijndevos（Pepijn de Vos，321 commits）仍任维护者；当前最活跃的是 yrabbit（568 commits，提交数第一），主导 GW5A 全线（DSP、HCLK、CLKDIV、OSER10/IDES、BSRAM、ADC、gowin_pack 重写、GW5AT-60B）；nextpnr 主作者 gatecat（David Shah）贡献了 GW5AST-138C 初始支持；openFPGALoader 作者 trabucayre 亦有 14 commits[3]。治理上，Apicula 自 2024 年起托管于 YosysHQ 组织下，CI 含 hardware-in-the-loop

环节（#461，Tang Nano 20K 真机烧录测试）——对逆向工程类项目而言，真机回归测试是成熟度的强信号。

Apicula 的可持续性依赖两条外部支柱。其一是**官方工具链作为"编译 oracle"**：fuzzing 流程依赖 Gowin EDA 1.9.10.03 生成参考比特流（仓库 GWVERSION 文件锁定该版本），高云对逆向的宽容态度构成生态共生的基础[169]。其二是 **NLnet 资助**：Apicula 获欧盟 NGI0 PET 与 NGI Zero Entrust 资助（grant agreement No 825310 与 101069594），NLnet 项目页目标明确为"从实验性流程走向生产就绪，真正打破 FPGA 厂商锁定"；nextpnr 的 GW-5 家族支持另获 NGI Zero Core 专项（2024–2026）[7]。资助金额与起止日期未公开（待验证）。社区沟通渠道为 Matrix `#apicula:matrix.org` 与 IRC `#yosys-apicula`（libera.chat）[3]。

11.2 能力边界

11.2.1 纯开源天花板：DDR3 DQS/DLL、SerDes、GAO 调试缺失；"开源框架+闭源网表"混合流程实证

纯开源流程的能力边界可以精确到四类原语与工具的缺失：

1. **DDR3 存储 PHY（DQS/DLL）**：Apicula 不含 DQS 相位对齐与 DLL 原语，DDR3 在开源流程中不可用。litex-boards 的 Tang Primer 20K target 源码中以断言行 `assert not (toolchain=="apicula" and with_dram)` 显式封死该路径[178]；SDR SDRAM 可用普通 IO 加约束实现（Apicula doc/sdram.md 提供布线/引脚文档），这是 Tang Nano 20K 能纯开源跑 Linux（8MB SiP SDRAM + SD 卡根文件系统）而 Primer 20K 的 DDR3 不能的根本原因。
2. **SerDes 高速收发器**：GW5AT/GW5AST 的 SerDes 无任何开源支持，0.33 仅到 OSER10/IDES 级别的 IO 逻辑串并转换（负证据：release notes 与 issue 检索均无 SERDES 专项）。
3. **硬核 MCU**：GW1NSR-4C 片内 Cortex-M3 在开源流程中不可综合使用，仅有 doc/emcu.md 文档笔记（0.33 #511 补充）；GW5AST-138 的 Andes AE350 硬核同理。
4. **GAO 在线调试**：Gowin Analyzer Oscilloscope（类 Xilinx ILA 的片内逻辑分析仪）无开源等价物；社区替代方向为 UART 示波器方案与 vendor-agnostic 调试核 fpgacapZero（ELA/EIO，Apache-2.0，已在 GW1NR-9 商用板上验证）[201]。

"开源框架 + 闭源网表"的混合流程已有端到端实证。kami4ka/tang_computer（2026-07 创建）在 Tang Primer 20K 上构建了完整的 RISC-V Linux 终端：LiteX 生成 SoC、VexRiscv-SMP 软核、128MB DDR3 经 LiteDRAM + GW2DDRPHY，但 **DDR3 PHY 部分必须用 Gowin 闭源 EDA 构建**，作者在 Docker/Rosetta 环境下运行官方工具完成该环节，其余流程保持开源[50]。这一项目同时记录了混合流程的实际代价：帧缓冲与 OHCI 争用 DRAM 带宽、比特流仅 SRAM 易失加载。对需要 DDR3 又希望最大化开源比例的设计，这是当前唯一被公开审计过的可行路径。

11.2.2 周边工具：OSS CAD Suite、Apio（6 板卡）、Amaranth/SpinalHDL 支持、Lushay Code（已停滞）

工具	定位	高云支持现状	维护状态（截至 2026-08）

OSS CAD Suite	YosysHQ 每日构建的集成包	打包 yosys + nextpnr(himbaechel gowin) + apicula + openFPGALoader + Icarus/Verilator/GTKWave/GHDL，三平台	活跃，nightly 构建[202]
Apio（CLI + VS Code）	新手向构建系统	正式支持 GOWIN（继 ICE40/ECP5 之后第三架构），6 款板卡：tang-nano/1k/4k/9k/20k、brs-100-gw1nr9；2025-01 起步，2026 成熟（含 20K family 参数微调）	活跃[203]
Amaranth HDL	Python 高层 HDL	**核心库内置 Gowin vendor 平台**（`amaranth/vendor/_gowin.py`），toolchain 可选 Apicula（开源）或 Gowin（官方）	活跃[204]
SpinalHDL	Scala 高层 HDL	生成 Verilog 复用同一后端；量产级实例 TangMiner（Tang Nano 20K/9K）	活跃[205]
ghdl-yosys-plugin	VHDL 前端	仍标 "experimental and work in progress"，OSS CAD Suite 已打包；有 Tang Nano 端到端 VHDL 教程实证	活跃（实验性）[206]
Lushay Code	VS Code 插件	封装 OSS CAD Suite，支持 Tang Nano 系列，含官方教育版云端构建对比	**已停滞**：GitHub 最后推送 2024-07-06（41 stars），市场页仍在线[103]

这张表反映出入门入口的代际更替：Lushay Code 停滞约两年后，Apio 成为当前最活跃的新手入口（CLI 与 VS Code 插件双形态，内置 `apio sim`/`apio test` 并集成 GTKWave）。高层 HDL 一侧，Amaranth 是唯一在核心库层面原生支持高云的语言（toolchain 抽象允许同一份代码在开源与官方后端间切换），SpinalHDL 与 Chisel 均经生成 Verilog 复用后端，其中 Chisel 仅有社区零散实践、无平台级支持。VHDL 用户可经 ghdl-yosys-plugin 走通全流程，但其 experimental 标注意味着生产项目需自行评估风险。OSS CAD Suite 作为统一分发渠道的价值在于消除了逐个编译工具链的成本；需要注意的是 GW5A chipdb 在 nightly 包中的稳定分发曾有问题（Yosys 讨论 #5224，2025-07 标记已答复，实机验证待验证）。

11.3 官方 EDA

11.3.1 Gowin EDA V1.9.12.03：三平台、教育版免 license、标准版免费、IP Core Generator 与 GAO

官方 Gowin EDA 最新版为 **V1.9.12.03**，Release Note RN100（V1.9.12.03E）发布于 2026-06-17；安装包三平台齐全——macOS 版 2026-03-31 上架，Windows x64 与 Linux x64 版 2026-04-09 发布[207]。macOS 支持自教育版 V1.9.10.03（2024-11-29）起步，2026 年已扩展到标准版与独立 Programmer，macOS 由此成为高云开发的一等平台[208]。

授权政策分两档：**教育版（Education）完全免 license**，功能精简、器件集较小，Sipeed Wiki 口径为除 Mega 138K Pro 外的 Tang 板卡均可用教育版开发；**标准版（Standard）自 2024 年 9 月起免费但仍需申请 license**，支持全部器件（该免费政策的原始官宣链接未检索到，目前依据 pcbsync 等二手来源，待验证）；社区常用 Sipeed 公共 license 服务器（106.55.34.119:10559）[209]。组件层面，标准版含 GowinSynthesis 综合、布局布线、时序分析、**IP Core Generator**（PLL/DSP/存储控制器等 GUI 配置，官网目录共 184 条 IP Core，全部闭源 EULA 加密网表）、**GAO（Gowin Analyzer Oscilloscope）**在线调试——修改触发条件无需重编比特流，这是开源流程目前完全缺失的能力[210]。仿真侧 IDE 集成第三方 Metrics DSim，simlib 目录提供原语仿真模型供开源仿真器复用。此外

V1.9.12 已获 TÜV Rheinland ISO 26262 ASIL D / IEC 61508 SIL 3 功能安全认证[161]——对汽车与工业场景，可认证工具链是官方 EDA 相对开源流程的硬壁垒，这一差距在可预见的周期内不会消失。

开源与官方并非替代关系而是分工关系：Apicula 的 fuzzing 依赖官方 EDA 1.9.10.03 作 oracle，混合流程依赖官方 EDA 补 DDR3 与 GAO 缺口，官方则以免 license 策略默认了开源生态的存在。对开发者的实操建议是双装并用——纯逻辑设计走开源链路以获得可复现构建，涉及 DDR3/SerDes/硬核/在线调试时回落官方流程。

12. 视频资源与教程

本章梳理高云（Gowin）FPGA 学习路径上可点击、可验证的视频与文字资源。数据采集时点为 2026 年 8 月：B 站播放量与粉丝数通过 B 站官方接口（api.bilibili.com）实测，为查询时点快照；YouTube 因调研环境限制未能实测播放量，相应位置标注"待验证"。整体观察是：高云的视频教程生态呈"中文以 B 站官方账号与培训 UP 主为主、英文以复古计算项目的开发纪实为主"的双轨结构，文字教程则呈现"英文看 Lushay Labs、中文看 CSDN 专栏与 Gitee 教程仓"的格局。

12.1 视频资源

12.1.1 B 站：官方账号与中文教学 UP 主

高云半导体官方 B 站账号是中文视频资源的主干：截至 2026 年 8 月，该账号累计发布 **98 个视频、粉丝 4347 人**（B 站官方 API 实测）[67]。其内容分三个层次：一是 2021 年 5 月发布的"高云半导体 FPGA 课程"软件篇 9 集合辑（BV1UK4y1A7ak），实测 **48015 次播放、346 赞**，覆盖 Gowin 软件使用、约束、ModelSim 联合仿真、PSRAM、MIPI IP、DDR3，总时长约 2.5 小时，是官方最系统的课程；硬件篇为同账号合辑，播放量约 1.1 万（搜索页快照，准确 BV 号待验证）[67]。二是 2023 年 3 月起的"高云 FPGA 初级教程"18 课时合集，按"LED→数码管→UART→密码锁→数字钟→频率计"项目驱动编排，与少年学习网 41 课时目录对应[211]。三是 2021 年"星核计划"约 20 套教学视频（软件/硬件/实用/趣味实验四篇，含 MIPI 转 HDMI、MAC 协议），由高云联合授权方案商 MYMINIEYE 与电子发烧友网共同发布，配套 MiniStar 开发板免费申请活动（该活动已结束）[212]。此外官方账号还有 2024–2025 年的新品向内容，如 Arora V 60K 全国产视频解决方案（约 1.5 万播放，待验证）、IP 应用及参考设计（约 4700 播放，待验证）。

第三方 UP 主中值得关注的系列如下表：

系列	UP 主	代表链接	实测数据（2026-08）	内容与板卡
小梅哥高云 FPGA 系列教程（2024-01 起）	小梅哥FPGA	BV12c411b758 等[213]	单集约 5000–5600 播放	Gowin 软件安装、ModelSim 联合仿真、ROM IP 配置，基于 Arora V（GW5A）器件
小梅哥 2025 高云全新开源教学课程（for ACG720，更新中）	小梅哥FPGA	BV1PPkmB5EGm 等[213]	2025-11/12 持续更新	38 译码器流水灯、TLV5618 DAC 等，基于小梅哥自有高云板卡 ACG720
TANG NANO 9K 开发板应用（36 集）	ZQ坐看云起时（**账号已注销，视频仍可观看**）	BV1HW4y1K7mT 等[214]	单集数千播放（《新建 FPGA 工程》6336 播放/74 赞）；2022-12～2023-08	云源 IDE 安装→时钟分频→逻辑分析仪→SPI Flash→tinyriscv 取指，共 36 集递进
正点原子 GW2ALV18 高云开发板发布与配套教程	正点原子官方	BV1xC4y1w7gY[215]	10213 播放/113 赞（2023-12-08）	ATK-GW2ALV18（GW2A-LV18），40+ 例程、1300+ 页教程全开源[68]
Tang Nano 20K 实机演示（NES 模拟器+软核 Linux）	斑梨电子	BV1uJ4m1M7G4[216]	2479 播放/15 赞（2024-07-06）	61 秒短视频，快速建立"这块板能做什么"的直观感受

Tang Primer 20K 例程演示（FC 游戏机等）	斑梨电子	BV18f421B7KB[217]	2759 播放/25 赞（2024-07-02）	83 秒，FC 游戏机、RGB/SPI/HDMI 屏、麦克风阵列例程
高云 Arora-V GW5AT-60 开发板介绍	CrazyBingo_FPGA	B 站内检索（2025-04 前后）	约 8470 播放、时长 1:18:05（搜索页快照，待验证）	社区 KOL 与官方合作的 GW5AT-60 开发板长视频
基于高云 FPGA 的学习教程合集	B 站用户 447001279	合集 sid=2392723[218]	待验证	多篇 CSDN 文章引用的高云教程合集

这份清单中有三个细节值得展开。其一，**ZQ坐看云起时的 B 站账号已注销，但 36 集视频仍可正常播放**，且配套源码仓（Gitee zhouqiaowen/tang-nano-9k-code，31★/8 fork，最后更新 2023-08-20，MIT 协议）仍可访问——Sipeed Wiki 各 Tang 板卡例程页至今保留"哔哩哔哩视频（感谢 ZQ坐看云起时 友情制作）"的致谢链接，使其成为中文圈 Tang Nano 最系统的视频教程[214][60]。其二，官方账号 98 个视频与 4347 粉丝的量级说明：官方内容以"资料发布"为主而非社区运营，粉丝基数远小于小梅哥这类培训头部 UP 主，因此入门者常需"官方课程打底 + 培训 UP 主讲解补充"。其三，斑梨电子的两个演示片本身是经销商带货内容，教学价值有限，但对尚未购板的学习者是低成本的效果预览。

12.1.2 YouTube：以项目开发纪实为主

英文视频生态与中文差异显著：成体系的"课程"很少，高价值内容集中在**真实项目的开发纪实**（YouTube 播放量未逐一实测，标"待验证"）：

系列	频道/作者	链接	语言	内容
MiSTeryNano 开发纪实 #1–#23	Till Harbaum（harbaum）	链接汇总于项目 README[31]	英	在 Tang Nano 20K 上移植 Atari STE 核的全过程：从"最便宜的 Atari ST"到 Oxyd2 运行、虚拟硬盘启动、C64/Atari STE 扩展、"像 1990 年一样上网"
Tang Nano 20K 系列播放列表（刷机、M0S、各核心实测）	Mister JBam	播放列表[219]	法	NESTang/SNESTang/MiSTeryNano 复古游戏核的安装与实机操作
Tang Nano FPGA 教程（PicoRV32 SoC、Cortex-M3 点灯等）	electronics.tinker（grughuhler）	频道页[220]	英	Tang Nano 9K/20K/4K，Gowin 教育版 IDE + C 代码，入门～中级
Yet Another Video Converter with Tang Nano 9K FPGA	Rob Kim / KansasFest A24eVR 2023	会议录像[221]	英	27 分钟演讲：用 Tang Nano 9K 做 Apple II→VGA/HDMI 扫描倍增
Time Sleuth 输入延迟测试仪 on Tang Nano 20K	见 NESTang 社区讨论	视频链接[222]	英	用 Tang Nano 20K 烧录 Time Sleuth 固件测量显示器延迟

一个值得记录的**阴性发现**是：以图文教程著称的 Lushay Labs 并未运营成规模的 YouTube 频道，其内容完全以网站图文形式存在[100]。这意味着英文学习者若想看视频，主力来源是 harbaum 的 23 集开发纪实与 Mister JBam 的法语实操（后者被社区 wiki 收录，步骤可视化程度高，语言障碍影响有限）；若想看课程式讲解，则需转向 Sipeed 官方频道与零散的会议演讲。harbaum 系列的价值尤其突出：23 集

完整记录了一个 MiSTer 核心从选型、移植到联网对战的全过程，是公开资料中少见的"高云板卡上真实工程项目"的长周期影像档案，进阶读者可按集对照项目提交历史复现[31]。

12.2 文字教程与社区

12.2.1 Lushay Labs、Sipeed Wiki 与中文专栏

Lushay Labs（learn.lushaylabs.com）是公认最佳的高云英文系统教程：Tang Nano 9K Series 主系列 11 篇，按"开源工具链安装与点灯→UART 调试→OLED 文本引擎→外部 Flash 读取→LFSR 随机数→资源仲裁→I2C/ADC→自造 CPU（含 ISA 与汇编器）→NTSC 复合视频"递进，另有 HUB75 点阵屏、Project EDID、位流协议剖析等进阶番外[100]。需要修正一处流传错误：Sipeed Wiki 旧列表把第 11 篇写作"Read HDMI EDID"，经官网 Series Index 逐条核实，**第 11 篇实为 Composite Video，EDID 属独立的 Project EDID 番外**。配套源码仓 tangnano9k-series-examples 有 147★/23 fork[33]，全套教程基于 Yosys+nextpnr+Apicula+openFPGALoader 开源工具链，并被 arXiv 论文（arXiv:2512.00974）引用[100]。Sipeed Wiki 中文站内有该系列前若干篇的中文镜像。**Sipeed Wiki** 本身则是所有 Tang 用户的第一手资料：每板一页给出规格表、引脚图、开发环境安装（含在线 License 服务器）、调试器固件更新与例程索引，中英双语[223]。

中文文字教程以 CSDN 专栏为最大存量，下表列出五个经核实的高质量专栏：

作者	代表作	链接	覆盖内容
SZFPGA-A（qq_60910676）	高云 1N1 开发板 Gowin 软件使用教程	CSDN[224]	GW1N-LV1 点灯、License、SRAM/Flash 烧录、踩坑，多平台转载
whik1194	高云 FPGA 系列教程（1）环境搭建…（5）ARM 点灯	CSDN[225]	GW1NSR-4C（Tang Nano 4K）Cortex-M3 硬核与 FPGA 协同
qq_41667729	Gowin 工程搭建保姆级教程+图像/UDP/HDMI 系列	CSDN[226]	OV5640、以太网 UDP、HDMI、图像缩放工程实战（部分付费）
qq21497936	FPGA 开发笔记（二）：Gowin 与基本开发过程	CSDN[227]	工程创建→约束→布局布线→固化全流程
weixin_30983965	从点灯到运行 GBA 游戏：Tang Nano 4K/9K 入门全记录	CSDN[228]	新手视角全流程、复古游戏核烧录

五个专栏的分布揭示了中文教程的两个特征。一是**入门向内容饱和、硬核方向稀缺**：三篇保姆级搭建教程主题高度重合，而 whik1194 的 Cortex-M3 硬核协同系列几乎是该方向唯一成体系的中文资料。二是实战内容（摄像头、以太网、HDMI）部分走付费模式，免费内容的天花板大约在"点灯到串口"之间。补充两个体系化免费替代品：Gitee 上 lanzhoo 的 TangNano9k_Tutorial（33★/10 fork，2024-10-28 更新，木兰 PSL-2.0 协议）是基于 Tang Nano 9K 的 Verilog+RISC-V CPU 设计 step-by-step 中文教程，续作 fpga-based-mcu-design 覆盖 9K 与 20K[58]；正点原子 GW2ALV18 的 44 个例程与 1300+ 页教程全部开源，是中文资料中罕见的"教程即产品文档"级完整度[68]。

12.2.2 社区渠道清单

遇到问题时的求助渠道按语言与定位分布如下：

渠道	链接/标识	性质	备注

Reddit r/GowinFPGA	reddit.com/r/GowinFPGA[229]	高云专属子版块	Sipeed 官方 Wiki 列为首选论坛；订阅数待验证
Matrix #apicula:matrix.org	matrix.to 入口[230]	开源工具链（Apicula）实时聊天	README 原文链接核实；另有 IRC #yosys-apicula（libera.chat）
Sipeed QQ 群	834585530[223]	Sipeed 官方公开群	国内用户日常答疑主渠道；规模与活跃度需入群验证
EEWorld 电子工程世界	bbs.eeworld.com.cn[231]	中文工程师论坛	"国产芯片交流"版有 Tang Nano 9K HDMI 等高质量实操帖；2022-10 曾联合 Sipeed 做 Primer 20K Dock 免费测评
电子发烧友	elecfans.com[232]	中文门户/论坛	2021 年与高云联合运营星核计划，有官方社区版块沉淀，现为常规问答
知乎/正点原子论坛	zhihu.com、openedv.com	中文	知乎讨论偏口碑风向（含工具链吐槽），不适合查技术细节；正点原子论坛无高云专区，答疑走淘宝/QQ

渠道结构呈现明显的"工具链问 Matrix/Reddit、板卡问 QQ 群、工程经验翻 EEWorld"的分工。对国内入门者，Sipeed QQ 群 834585530 与 Wiki 页面是解决问题最快的路径——Wiki 每个板卡页都直接标注该群号[223]；对使用开源工具链的用户，Matrix #apicula 房间与 Apicula 仓库的 Issue 区是器件支持问题的权威渠道，其活跃开发者会直接在房间内解答 fuzzing 与时序约束问题[230]。中文传统论坛的价值则在于历史帖沉淀：EEWorld 上 littleshrimp 的《TANG NANO 9K HDMI 测试》对 ELVDS 电平细节的记录，是官方文档未覆盖的内容[231]。

12.2.3 "最值得看的 10 个视频/系列"候选清单

综合内容质量、覆盖板卡与目标人群的互补性，从本章资源中筛出以下候选清单（按推荐观看顺序排列，前六项构成入门主线）：

#	标题/系列	作者	链接	内容与适合人群
1	高云半导体 FPGA 课程·软件篇（9 集）	高云半导体官方	BV1UK4y1A7ak[67]	Gowin EDA 全流程、仿真与 IP 使用；中文零基础首选
2	高云半导体 FPGA 课程·硬件篇	高云半导体官方	官方账号合辑[67]	硬件设计注意事项、MIPI 设计基础；硬件工程师
3	高云 FPGA 初级教程（18 课时）	高云半导体官方	官方账号合集[211]	项目驱动入门，2023 年新版
4	TANG NANO 9K 开发板应用（36 集）	ZQ坐看云起时（账号已注销）	BV1HW4y1K7mT 起[214]	Tang Nano 9K 最系统中文实操，配 Gitee 源码
5	小梅哥高云 FPGA 系列教程	小梅哥FPGA	BV12c411b758 等[213]	Arora V 教学，讲解细致；中文入门
6	小梅哥 2025 高云全新开源课程（for ACG720）	小梅哥FPGA	BV1PPkmB5EGm 等[213]	2025 年持续更新，学新品的优先选择
7	正点原子 GW2ALV18 发布+配套教程	正点原子官方	BV1xC4y1w7gY[215]	44 例程+1300+ 页文档；体系化中文自学
8	MiSTeryNano 开发纪实（23 集）	Till Harbaum	README 汇总[31]	英文；进阶，真实项目移植全周期

9	Mister JBam Tang Nano 20K 播放列表	Mister JBam	播放列表[219]	法语；复古游戏核装机实操
10	斑梨电子 Tang Nano 20K/Primer 20K 演示两片	斑梨电子	BV1uJ4m1M7G4 / BV18f421B7KB[216][217]	合计不到 3 分钟；购板前的效果预览

清单的构成反映了前文的双轨结论：中文侧七项以官方与培训 UP 主为主，覆盖"软件工具→项目实操→板卡例程"的完整入门链；英文侧仅 harbaum 与 Mister JBam 两项入选，但内容深度（23 集开发纪实）在全部十项中最高。给读者的实用建议是：中文学习者按 1→4→7 的顺序即可走通"官方工具课→板卡实操→体系化例程"，有英文能力且志在进阶者再补第 8 项；第 10 项两段短视频虽无教学价值，却能在三分钟内回答"这块二十多元的板子到底能跑到什么程度"，适合作为购板决策的第一个触点。

13. 值得重点关注的 Top 20 项目

本章是全书结论性最强的一章：在前述各维度调研（工具链、复古游戏、RISC-V/Linux、视频、通信、SDR、仪器、存储、教程、AI）的基础上，给出一个跨领域均衡的 20 项榜单。所有 star 数与最近更新日期均来自 2026 年 8 月下旬至 9 月初对 GitHub/Gitee API 的实测（个别项目标注了具体调研日），候选池为研究过程中实际出现过的 60 余个项目。榜单不是 star 排行榜——若按 star 排序，复古游戏将占据半壁江山，这对选型决策没有帮助；本章的目标是让不同方向的读者都能找到各自领域里"最值得先 clone 的那一个"。

13.1 评选方法

13.1.1 六维筛选标准：能跑/有 Demo/有板卡验证/持续维护/应用价值/可作产品基础

评选使用六个维度，每个维度都有可核验的判定依据：

1. **能跑（可复现）**：仓库提供完整工程而非代码片段，理想情况下提供预编译比特流或一键构建脚本。反例是某些只上传 RTL 而无约束文件、无构建说明的仓库。
2. **有 Demo**：有实拍图、演示视频、串口输出日志或仿真波形等可核查的运行证据。例如 MiSTeryNano 附 23 集 YouTube 开发纪实，lambdaeth 给出 ping/UDP/TCP 实测数据[132]。
3. **有板卡验证**：项目明确标注了在高云板卡上实测通过（而非仅"理论上支持"）。研究中对"作者声明已验证"与"第三方复现"作了区分，前者降半级采信。
4. **持续维护**：以 GitHub API 实测的最近 push 时间为准；2025 年内有提交视为活跃。停更但已被验证为"稳定成品"的基础件（如存储控制器）不因停更扣分——对这类项目，不改动本身就是成熟的证据。
5. **应用价值**：项目解决了真实需求（教学、产品开发、工具替代），而非仅演示芯片能力。
6. **可作产品基础**：许可证允许商用或二次开发（Apache-2.0/BSD/MIT 为佳，GPL-3.0 与无 LICENSE 文件均作扣分或提示处理），架构可被其他项目复用为底座。

六项之外加一条**领域配额约束**：复古游戏核心最多 6 席，以防止单一赛道挤出工具链、存储、仪器等其他方向的代表作。评分栏目中的"学习/工程/商业/社区"四维价值为该约束下的人工评级（★ 越多越高），依据是项目文档质量、被复用次数与许可证；推荐指数为四维的综合，供快速筛选。

方法透明性上需要说明三点。其一，star 数只作为社区关注度的粗粒度代理指标进入"社区价值"维度，不直接决定排名——研究中实测 GitHub 关键词 `gowin` 命中 754 个仓库，star 分布高度向复古头部集中，纯热度排序会系统性地惩罚工具类与底层 IP 项目[237]。其二，"被复用"是比 star 更硬的指标：usb_hid_host、psram-tang-nano-9k、ddr3-tang-primer-20k 三个 IP 级项目均因被两大复古生态及其他第三方项目显式复用而上榜，复用证据来自下游仓库 README 原文而非推断[16][236][38]。其三，所有"实测验证"类声明均区分了作者自述与第三方复现：前者在表中降为"有 Demo"采信，后者才计入"有板卡验证"的满分档。

13.2 Top 20 榜单

13.2.1 榜单表格：名称/URL/类型/FPGA/板卡/star/更新/难度/学习价值/工程价值/商业价值/社区价值/推荐指数/一句话推荐理由

下表按领域分组排序（非名次），难度为上手难度估计。star 与更新时间为调研日 API 实测值[233]。

名称	URL	类型	FPGA	板卡	star	最近更新
Apicula	github.com/YosysHQ/apicula	工具链	GW1N/GW2A/GW5A 共 12 器件	Tang 全系等	684	2024-08-1
openFPGALoader	github.com/trabucayre/openFPGALoader	工具链（烧录）	GW1N/GW2A/GW5A 全系	14 款高云板卡在兼容列表	1716	2024-08-1
litex-boards	github.com/litex-hub/litex-boards	SoC 框架	GW1N 至 GW5AST 全系	12 个高云 target	495	2024-08-1
linux-on-litex-vexriscv	github.com/litex-hub/linux-on-litex-vexriscv	Linux	GW2AR-18、GW2A-18	Nano 20K、Primer 20K	734	2024-06-1
NEORV32	github.com/stnolting/neorv32	RISC-V 软核	GW1NR-9、GW2AR-18 等	Tang Nano 9K/20K（neorv32-setups）	2241	2024-08-1
NESTang	github.com/nand2mario/nestang	复古游戏（NES）	GW2AR-18 起	Nano 20K、Primer 25K/20K、Mega 60K/138K	453	2024-06-1
SNESTang	github.com/nand2mario/snestang	复古游戏（SNES）	GW2AR-18、GW5AT/AST	Tang Console、Mega 系、Nano 20K	290	2024-09-1
MiSTeryNano	github.com/MiSTle-Dev/MiSTeryNano	复古电脑（Atari STE）	GW2AR-18 起	Nano 20K、Primer 25K、Mega 138K Pro、Console	252	2024-08-1

NanoMig	github.com/MiSTle-Dev/NanoMig	复古电脑（Amiga）	GW2AR-18 起	Nano 20K 至 Console 138K	203	2026-08-25	中	★★★★
C64Nano	github.com/MiSTle-Dev/C64Nano	复古电脑（C64）	GW1NR-9 起	Nano 9K/20K 至 Console 全系	132	2026-08-17	中	★★★★
486Tang	github.com/nand2mario/486tang	复古 PC（80486）	GW5AST-138	仅 Tang Console 138K	127	2026-05-03	中	★★★★
usb_hid_host	github.com/nand2mario/usb_hid_host	通信 IP 核	GW2A（跨厂商可移植）	Nano 20K（附 Gowin 工程）	176	2025-03-22	低	★★★★
verilog_UDP	github.com/ZiyangYE/verilog_UDP	通信（以太网）	Gowin 通用（仅用 PLL 原语）	Primer 20K（RMII 100M）	12	2026-08-09	低	★★★★★
GoWinSDR	github.com/ConstStrings/GoWinSDR	SDR	GW5AT-60	Tang Mega 60K + 自制 AD9363 射频板	130	2026-08-26	高	★★★★★
OpenScope-2C53T	github.com/DavidClawson/OpenScope-2C53T	仪器（开源固件）	GW1N-UV2	FNIRSI 2C53T 量产示波器	100	2026-08-26	高	★★★★★
ddr3-tang-primer-20k	github.com/nand2mario/ddr3-tang-primer-20k	存储控制器	GW2A-18C	Tang Primer 20K	75	2023-07（稳定）	高	★★★★★
psram-tang-nano-9k	github.com/zf3/psram-tang-nano-9k	存储控制器	GW1NR-9	Tang Nano 9K	104	2022-10（稳定）	中	★★★★
tang-monitor	github.com/kami4ka/tang-monitor	视频（HDMI 接收）	GW2A-18	Tang Primer 20K Dock	2	2026-07（新项目）	高	★★★★
TangNano-20K-example	github.com/sipeed/TangNano-20K-example	官方示例/教程	GW2AR-18	Tang Nano 20K	208	2026-07-08	低	★★★★★

MicroCNN-TangNano20k	github.com/SweiryDev/MicroCNN-TangNano20k	AI 推理	GW2AR-18	Tang Nano 20K	45	2026-08-12（新项目）	中	★★★★★	★★★	★★	★

对榜单的几点分析。**第一，领域分布刻意压平了 star 的马太效应**：复古游戏占满 6 席配额（NESTang、SNESTang、MiSTeryNano、NanoMig、C64Nano、486Tang），与工具链、SoC/Linux、通信、存储、仪器、SDR、视频、教程、AI 的代表并列；若纯按 star 排序，TangNano-20K-example（208）与 MiSTeryNano（252）之后的仪器、存储、通信项目将全部被挤出，而这些恰恰是对工程师读者更有决策价值的方向。**第二，表中有两个"低 star 高价值"的异常值**值得单独说明：tang-monitor 仅 2 star，但它是研究确认的当前唯一纯开源工具链 HDMI 输入实现，属于"破冰型"项目；MicroCNN（45 star）上榜则是因为 GitHub 全站 gowin+cnn/npu/tinyml 检索仅有约两个仓库，它已是该空白方向上最完整的可复现基线[125][237]。**第三，三个项目的许可证风险需要提示**：GoWinSDR 与 MicroCNN 均无 LICENSE 文件（README 自述"全开源"不构成法律授权），商用前需先与作者确认；OpenScope-2C53T 为 GPL-3.0，适合个人与研究用途。**第四，存储双雄 ddr3-tang-primer-20k 与 psram-tang-nano-9k 分别停更于 2023-07 与 2022-10，但均被下游项目持续复用**——对这类"已收敛"的基础 IP，停更时间是成熟度证据而非缺陷。**第五，nand2mario 一人占了 4 席（含存储与 USB IP）**，这如实反映了该作者对生态的中心性，同时也提示单一维护者风险：其兴趣自 2025-12 起已转向自研 x86 软核，复古线进入维护模式[238]。

从维护状态看，榜内 20 个项目中有 15 个在 2026 年内有代码提交，其中 11 个在调研当月（2026-08）仍活跃；4 个属于"稳定成品"型（NESTang、usb_hid_host、两个存储控制器），停更时间最短的也已超过一年但被下游持续引用；SNESTang（2025-09 最后提交）处于维护期，单独归入一类。这一结构与全书其他章节的判断一致：高云开源生态的重心正在从 LittleBee（GW1N）存量教程向 Arora V（GW5）增量项目迁移，榜单中 GW5 系板卡（Console 138K、Mega 60K/138K Pro、Primer 20K Dock）承载了 486Tang、GoWinSDR、tang-monitor 等最新成果[37][35][49]。对读者的使用建议：入门读者从 TangNano-20K-example 与 NESTang 切入（难度最低、文档最全）；工程师读者优先评估 Apicula + openFPGALoader + litex-boards 三件套的器件覆盖是否匹配目标芯片；寻找二次开发底座者按"工程价值"列降序筛选即可，各应用场景的细化推荐矩阵见第 14 章，产品化视角的再筛选见第 17 章。

13.2.2 落榜提名与理由（如 GoAI 官方项目为何落榜）

以下五个项目均进入过候选池，各自有明确的价值，但因六维标准中的某项硬伤未能上榜：

1. **gowinsemi/GoAI（27 star，停更于 2022-04-11）**：作为官方 AI 项目，它落榜的理由最具代表性。GitHub 仓库仅有 README、firmware、sdk 三个目录，依赖 Windows Keil 工具链，四年多无更新[119]；官方虽于 2026-01 在官网发布 GoAI 3.0 SDK，但该版本完全闭源、需注册账号下载，无任何开源仓库对应[123]。在"可作产品基础"与"持续维护"两维上均不合格。对 AI 方向读者，建议直接转向榜内的 MicroCNN 或关注 TinyML_SOC。
2. **nand2mario/TangCore（140 star，2025-09-13）**：Tang Console 的官方软件栈，工程价值很高（BL616 双模固件、JTAG 约 2 秒切核）[8]。落榜原因有二：其一，它是榜内 NESTang/SNESTang

等核心的发行渠道而非独立技术内容，与上榜核心高度重叠；其二，仓库代码自 2025-09 后无 push，文档站 2026-08 仍有更新，代码与文档不同步（待验证），savestate 等承诺功能尚未交付。

3. **kami4ka/tang_computer（0 star，2026-07-22 创建）**：把 Tang Primer 20K 做成带 LCD 帧缓冲控制台和 USB 键盘的完整 Linux 终端，技术完成度极高，且如实记录了"开源框架 + 闭源网表"混合流程的全部代价[50]。落榜原因：0 star 零 fork 表明尚无第三方复现，且 DDR3 PHY 环节必须依赖 Gowin 闭源 EDA，"能跑"目前只有作者单点实证。它是下一版榜单最可能的上榜者。
4. **key2/lambdaeth（0 star，2026-08-25 创建当天即被调研捕捉）**：高云首个开源 TCP server/client+DHCP 协议栈，作者实测 TCP 上行 24.75MB/s、145 个 pytest，数据在高云以太网方向无出其右[132]。落榜原因与 tang_computer 相同且更甚：仓库创建当天调研即截止，社区复现为零，且依赖作者自行 patch 的 amaranth-soc 分支，可复现性存疑。属于"观察名单"首位。
5. **lanzhoo/TangNano9k_Tutorial（Gitee，33 star，2024-10-28 停更）**：中文社区最体系化的"Tang Nano 9K 上从零设计 RISC-V CPU"教程，木兰 PSL-2.0 许可，覆盖入门到中级[58]。落榜原因：停更近一年（Gitee 生态整体活跃度低），且内容边界止步于教学 CPU，工程深度不及榜内教程席位 TangNano-20K-example 的"点灯到 Linux"跨度。对中文零基础读者，它仍是比多数英文资源更平滑的起点，故提名保留。

落榜提名的共同模式值得记录：**官方身份不构成上榜理由**（GoAI），**发行渠道不重复计分**（TangCore），**未复现的新项目一律让位**（tang_computer、lambdaeth），**停更的存量优质内容让位于覆盖更全的活跃项目**（lanzhoo 教程）。这些规则保证了榜单对"现在动手做项目"的读者有效，而非对历史贡献的名人堂式追认。

14. 按应用场景推荐项目矩阵

前面各章按项目类别逐一盘点，本章换一个视角：从读者手里的具体目标出发，反向给出"选哪块板、复用哪个项目、用什么流程"的最短路径。需要说明三点使用前提。其一，矩阵中的难度按五星标注，衡量的是"在推荐板卡上复现首选项目 demo"的综合门槛（含焊接、射频、Linux 编译等非 HDL 因素），不代表项目本身的工程量。其二，开源程度分为三档：**纯开源**（代码有 OSI 许可证且可走 Apicula 开源流程全链路）、**混合**（代码开源但依赖厂商原语、闭源 IP 或 Gowin EDA 才能构建比特流）、**闭源依赖**（关键环节只有闭源交付物）。其三，产品化价值是对"该项目作为商用产品起点"的综合判断，与 star 数无必然关系——工业控制一行就是反例。

14.1 推荐矩阵

14.1.1 应用 → 推荐项目 → 推荐开发板 → FPGA → 难度 → 开源程度 → 产品化价值

应用场景	首选项目	备选项目	推荐开发板	FPGA 型号	难度	开源程度	产品化价值
FPGA 入门	sipeed/Tang Nano-9K-example[4]	Lushay Labs 教程[100]、lanzhoo 中文教程[58]	Tang Nano 9K	GW1NR-LV9C	★	纯开源[3]	低
HDMI / 视频输出	hdl-util/hdmi[104]	TangNano-9K-example HDMI demo[4]、kami4ka/tang-monitor	Tang Nano 9K / 20K	GW1NR-9 / GW2AR-18	★★	纯开源	中
摄像头采集	aleba1123bal/Gowin_FPGA_CV[107]	sipeed/TangPrimer-25K-example（MIPI 硬核 demo）[25]	Tang Primer 25K（MIPI）/ Nano 20K（DVP）	GW5A-LV25 / GW2AR-18	★★★	混合（MIPI/ISP 依赖厂商硬核与闭源 IP[9]）	高
AI / 边缘推理	SweiryDev/MicroCNN-TangNano20k[125]	XuZhanhe-Chi/TinyML_SOC[126]、GoAI 3.0（闭源）[119]	Tang Nano 20K	GW2AR-LV18	★★★★	混合（社区项目开源，官方路线闭源）	低（生态空白期）
Ethernet / 网络	key2/lambdaeth[132]	LiteEth gw5rgmii[131]、ZiyangYE/verilog_UDP	Tang Mega 138K Pro	GW5AST-138	★★★★	混合（LiteX 开源 + 厂商原语）	高
USB 设备/主机	nand2mario/usb_hid_host[16]	GOWIN-FPGA/USB-2.0-Audio[135]、TangMega-138KPro usb2_soft demo	Tang Nano 9K/20K（低速）/ Mega 138K Pro（高速）	GW1NR-9 / GW5AST-138	★★	纯开源（低速 HID）	中

RISC-V / Linux	linux-on-litex-vexriscv[13]	kami4ka/tang_computer[50]、Nano 9K noMMU Linux[180]	Tang Nano 20K / Primer 20K	GW2AR-18 / GW2A-18	★★★	混合（LiteX 全开源，DDR3 PHY 需 Gowin EDA[178]）	中
SDR	ConstStrings/GoWinSDR[35]	Custom-1240MHz-SDR（Primer 20K，AM/FM）	Tang Mega 60K + 自制 AD9363 射频板	GW5AT-LV60	★★★★★（需打样射频 PCB）	混合（源码公开但无 LICENSE[35]）	中
仪器仪表	DavidClawson/OpenScope-2C53T[53]	SLogic16U3 sigrok 驱动[172]、logic_gowin_pro（16ch/200MHz）[171]	FNIRSI 2C53T 整机 / SLogic16U3 成品	GW1N-UV2 / GW5AT-15	★★★★	混合（固件开源，SLogic16U3 的 FPGA HDL 闭源[172]）	高
工业控制	WangXuan95/FPGA-FOC（平台无关，高云移植待验证）[157]	WangXuan95/FPGA-CAN[157]、官方 DK_Motor 参考设计（闭源）[91]	Tang Primer 20K / DK_Motor（GW2A-55）	GW2A-18 / GW2A-55	★★★★	闭源依赖为主	高（空白即机会）
复古游戏	nand2mario/nestang[5]	TangCore[8]、MiSTeryNano[31]	Tang Nano 20K / Tang Console	GW2AR-18 / GW5AT-60、GW5AST-138	★★（编译并烧录现成核心）	纯开源	高
存储控制	LiteDRAM（gw2ddrphy/gw5ddrphy，BSD-2）[239]	nand2mario/sdram-tang-nano-20k[112]、zf3/psram-tang-nano-9k[38]	Primer 20K（DDR3）/ Nano 20K（SDR SDRAM）/ Nano 9K（PSRAM）	GW2A-18 / GW2AR-18 / GW1NR-9	★★★★	混合（DDR3 PHY 走厂商原语）	中

对这张矩阵做三点横向解读。第一，**开源程度列呈明显的"哑铃形"分布**：入门、视频、USB、复古游戏四行可做到纯开源全链路，而摄像头、Ethernet、Linux、SDR、存储五行都卡在"框架开源、PHY 闭源"的混合档——卡点高度一致，都是 DDR3 PHY、MIPI D-PHY、SerDes 等硬核原语没有开源比特流支持，这与第 11 章对 Apicula 支持边界的结论互为印证[3]。第二，**产品化价值与社区活跃度出现两处背离**：工业控制一行 star 数几乎为零却被评为"高"，因为 GitHub 穷尽搜索证实 Gowin 专用 CAN/Modbus/FOC 项目不存在[157]，而官方 CAN IP 与 DK_Motor 方案板证明商用需求真实存在[91]；AI 一行则相反，官方 GoAI 与社区 MicroCNN 均有实物，但 GoAI 2.0 GitHub 停更于 2022 年 4 月、3.0 闭源需账号[119]，短期产品化路径仍不清晰。第三，**FPGA 型号列本身就是一张采购指南**：GW1NR-9、GW2A(R)-18、GW5AST-138 三颗芯片覆盖了 12 个场景中的 10 个，对应 Nano 9K、Nano 20K/Primer 20K、Mega 138K 系列三块板，预算有限的读者按"先 9K、再 20K、后 138K"的顺序购置即可逐行解锁矩阵，中间不存在需要跳过的断档。

矩阵之外还需补充两条使用建议。其一，**备选项目列的正确用法不是"次选"而是"进阶"**：以视频行为例，建议先用官方 example 仓库的 HDMI demo 跑通时序，再回头精读 hdl-util/hdmi 的 TMDS 编码源码

理解原理，顺序颠倒往往卡在时序调试上。其二，**场景之间存在隐藏的组合关系**：复古游戏行实际叠加了 HDMI、USB、存储控制三行的技术栈，仪器仪表行叠加了数据采集与开源工具链两行——这意味着矩阵也可以按"先纯开源行打基础、再混合行攻坚"的顺序使用，把难度五星的项目拆成若干二星、三星的子目标逐步达成。对 AI 与工业控制两个空白场景，现阶段务实的策略是"平台无关核 + 高云移植"：ZipCPU 系列 DSP 核与 WangXuan95 的 FOC/CAN 核均为可移植 Verilog，移植工作量集中在时序约束与原语替换，这本身也是回报明确的社区贡献方向[157]。

14.2 生态链示例

矩阵回答"选什么"，本节回答"怎么连起来"。以下三条链路均按"开发板 → FPGA → EDA → IP → 开源项目 → Demo → 视频 → 应用"八环展开，每一环都给出可点击的起点。

14.2.1 三条完整链路

链路一：Tang Nano 9K 入门链。开发板选 Tang Nano 9K（约 $13–15，AliExpress/Seeed 有售），芯片 GW1NR-LV9C（8,640 LUT4、SiP 64Mbit PSRAM）。EDA 环节有二选一：装 Gowin EDA 教育版（免 License），或走纯开源流程——Yosys 综合 + nextpnr-himbaechel 布局布线 + Apicula 生成 GW1N-9 比特流 + openFPGALoader 经板载 BL702 烧录，四件套均可由 OSS CAD Suite 一次装齐[3]。IP 环节复用两样：`hdl-util/hdmi` 的 TMDS 编码模块解决显示输出[104]，`zf3/psram-tang-nano-9k` 解决片上 PSRAM 读写[38]。开源项目环节直接 fork Sipeed 官方 TangNano-9K-example，从 uart、LED 到 HDMI 彩条逐级点亮[4]。Demo 目标定为 HDMI 输出彩条或 Composite Video。视频环节有现成对照：英文看 Lushay Labs 11 篇图文[100]，中文看 B 站 ZQ坐看云起时 36 集配套 Gitee 源码[58]。最终应用落点是教学实验、课程设计与小型状态机原型——这条链全程可在两周业余时间内走完，且每一环出问题都有对应社区可提问。

链路二：Tang Nano 20K / Tang Console 复古游戏链。开发板两档：已有 Nano 20K（GW2AR-18，SiP 64Mbit 32bit SDRAM）可直接上手；从零购买建议直接上 Tang Console（60K 版预售 $69 起），它把 SDRAM 模组、外壳、手柄打包为整机[88]。EDA 环节对 GW2AR-18 同样可纯开源；Console 上的 GW5AT-60 则需 Gowin EDA 教育版。IP 环节是这条链的精华：nand2mario 的 `usb_hid_host`（176★，单端口不足 300 LUT）负责手柄接入[16]，`sdram-tang-nano-20k` 负责帧缓存与游戏数据缓存[112]，HDMI 输出仍用 `hdl-util/hdmi`[104]——三个 IP 被 NESTang、SNESTang、MiSTeryNano 等 20 余个核心反复复用，先读它们再读核心代码会省力一半[5][31]。开源项目环节从 NESTang（453★）开始：clone、编译、把 ROM 拷入 microSD 卡、插上手柄即得 Demo。视频环节看两类内容：nand2mario 博客的开发纪实（如 MCU 协同设计一文[112]）与 MiSTeryNano README 汇总的 23 集移植实录[31]。最终应用落点是客厅游戏机：Console 整机 + TangCore 软件栈即是 Sipeed 官方发售形态[8][88]，个人开发者也可把自制核心回流社区。这条链是高云生态中内容最厚、新手成就感最快的一条。

链路三：Tang Mega 138K Pro Linux/高速接口链。开发板选 Tang Mega 138K Pro 套装（$116–208），芯片 GW5AST-138（FPG676A 封装，8 路 12.5Gbps SerDes、PCIe x4、2×SFP+、AE350 RISC-V 硬核 @800MHz）[86]。EDA 环节必须诚实标注边界：Apicula 对 GW5AT 的支持仍为实验性（0.33 版刚加入 GW5AT-60B chipdb），SerDes、PCIe、硬核处理器现阶段都需 Gowin EDA，且 Pro 版是否强制商业 License 待验证[3][86]。IP 环节整套取自 LiteX 生态：LiteDRAM 的 `gw5ddrphy` 驱动板载 1GB DDR3[239]，LiteEth 的 `gw5rgmii` 驱动板载千兆 PHY[131]，LitePCIe 的 `gw5apciephy` 提供 PCIe 硬核封装（其网表为构建时下载的预编译件，属混合流程）[86]。开源项目环节两条线并行：软件线用 linux-

on-litex-vexriscv 官方 target 构建 VexRiscv SoC 并启动主线 Linux[13]；网络线复现 lambdaeth 在 138K Pro 上实测 TCP 上行 24.75MB/s 的结果[132]。Demo 目标定为"Linux 启动后通过板载网口跑通 iperf"。视频与文档环节以文字为主：fabianalvarez.dev 的 LiteX Linux 实战博文[13]与 kami4ka/tang_computer 的 bringup_log.md[50]是可逐行对照的排错参考。最终应用落点是高速网络设备原型、PCIe 加速卡验证与嵌入式 Linux 网关——这条链门槛最高，但也是高云生态中唯一能把"国产 FPGA + 开源 SoC + 高速接口"三者同时拉通的路线。

15. 适合初学者的学习路线

本章将第 3 章（板卡）、第 4 章（入门项目）、第 11 章（工具链）与第 12 章（教程视频）的调研结论整合为一条可直接执行的四周学习路线。设计原则有三条：硬件成本最低化（裸板即可起步）、工具链摩擦最小化（不为 license 与安装卡住）、每周有可验证的产出（点亮的灯、打印的串口、运行的软核）。所有涉及的仓库与教程均在前述章节中逐一核实过链接与维护状态。

15.1 路线设计

15.1.1 板卡选择（Nano 9K 为起点）与工具链选择（Gowin EDA 教育版 vs Apio/开源流）

起点板卡推荐 **Tang Nano 9K**，理由来自四个可核实的维度。价格上，其发布价 $19.99、现渠道价约 $13–15，是同价位国际市场缺少可比对产品的入门锚点[76][77]。架构上，GW1NR-9 属 LittleBee 非易失家族，上电即运行、无需外挂配置芯片，烧录体验对新手最友好。资源上，8,640 个 LUT4 加 SiP 64Mbit PSRAM 与 HDMI TX，足以覆盖从点灯到 PicoRV32 软核 SoC 的全部四周内容。生态上，它是教程密度最高的高云板卡：官方 example 仓 352 star 为 Sipeed 系最高，中文有 ZQ坐看云起时 36 集视频，英文有 Lushay Labs 11 篇系列教程，开源工具链对 GW1N-9/9C 的支持等级为"成熟"（综合到烧录全链路可用）[76][3][95]。反方向的建议同样明确：不要从 Nano 1K（1,152 LUT，放不下软核）或 Nano 4K（其 Cortex-M3 硬核在开源流程中不可用）起步。

工具链是入门阶段第一个真正的分岔口，两条路线的对比如下：

维度	Gowin EDA 教育版	Gowin EDA 标准版	开源流（OSS CAD Suite / Apio）
授权	完全免 license	2024 年 9 月起免费但仍需申请 license（社区常用 Sipeed 公共服务器 106.55.34.119:10559）[73][209]	无任何授权步骤
Nano 9K 支持	支持	支持	成熟支持（Yosys + nextpnr-himbaechel + Apicula + openFPGALoader）[3][95]
IP Core Generator / GAO 在线调试	功能精简	完整	无对应物
平台	Windows/Linux/macOS（教育版自 V1.9.10.03 起支持 macOS）[73]	三平台	三平台，OSS CAD Suite 一键安装；Apio 提供 CLI 与 VS Code 插件[96][202]
配套教程	ZQ 36 集视频、高云官方课程、lanzhoo 教程	同左	Lushay Labs 11 篇、Apio 文档
适合人群	中文零基础、视频跟学	需要 IP 核与在线调试的进阶用户	英文可读、偏好命令行与可复现构建

选择规则可以简化为一句：跟中文视频学就选教育版，跟 Lushay Labs 学就走开源流。两条路线有三个必须提前知道的坑。其一，**教育版的支持范围**：Sipeed Wiki 口径为除 Tang Mega 138K Pro 外的

Tang 板卡均可用教育版开发（Mega 138K 自 V1.9.9、Mega 60K 自 V1.9.11.03 起支持），Pro 版是否仍需商业 License 未见官方明示（待验证）——入门阶段不涉及 Mega 系，但换板时需先核对[73]。其二，**Apicula 版本与板卡匹配**：旧教程中的 nextpnr-gowin 自 nextpnr 0.8 起已并入 himbaechel 后端，Tang Nano 9K 的 9C 变体在布局布线时需显式加 `--vopt family=GW1N-9C` 参数；Apicula 自 0.32 起自带 10 个高云器件的 chipdb，务必使用较新版本而非教程写作年代的旧版——直接用 OSS CAD Suite 每日构建包或 Apio 可整体回避版本错配问题[3][202]。其三，**开源流的天花板**：DDR3 PHY、SerDes、硬核 MCU 与 GAO 在线调试在开源流程中不可用，入门四周不会触碰这些资源，但应知晓边界所在，避免在后续进阶时误判工具能力[3]。

配件预算方面，整条四周路线的物料成本几乎等于板卡本身：第 1 周点灯与第 2 周 UART 均裸板可跑（Nano 9K 板载 BL702 调试器同时承担 JTAG 与 USB 转串口）；第 2–3 周如需显示输出，中文线加一块 1.14 寸 ST7789 SPI 屏或 4.3 寸 RGB 屏，英文线加一片 SSD1306 OLED（I2C 接口）与一块 ADS1115 ADC 模块，均为数元至十几元的通用模块[76][100]。采购时需注意渠道价差：同一 Nano 9K 在 Seeed 与 AliExpress 间价差可达约 15%，且 Seeed 渠道曾出现断货，下单前建议双渠道比价[77]。

另一条中文主线——高云官方 B 站"FPGA 课程·软件篇"（9 集，实测 48015 次播放）——基于官方 MiniStar 等板卡录制，引脚约束与 Tang 板不通用，跟学时需在 Sipeed Wiki 的引脚表中自行改写 .cst 文件，这是把官方课程用于 Nano 9K 的唯一额外工作量[67][76]。

15.1.2 第 1-4 周路径：点灯→外设→小项目→第一个 SoC，每周配套具体仓库与教程链接

下表给出四周路径，每周列出中文与英文两条资源线及可验证产出：

周	目标	中文路线（仓库/视频）	英文路线	预期产出
第 1 周：点灯与环境	跑通"工程创建→约束→综合→烧录"全链路	sipeed/TangNano-9K-example 的 led 工程[4]；ZQ 视频第 1–6 集（新建工程、时钟分频）[214][60]；高云官方"FPGA 课程·软件篇"打底[67]	Lushay Labs 第 1 篇（环境搭建与点灯）[100]	LED 按预期闪烁；理解 .cst 约束文件；可先用仓库预编译 .fs 验证硬件再搭编译环境[4]
第 2 周：外设	掌握 UART 与一种显示接口	9K 仓 uart、spi_lcd（ST7789）例程[4]；ZQ 串口与 SPI Flash 例程[60]	Lushay 第 2 篇（UART 调试）、第 3 篇（SSD1306 OLED，I2C）[100]	串口打印输出；SPI 屏或 OLED 显示内容（配件为数元级通用模块）
第 3 周：小项目	组合多个外设完成一个小系统	ZQ 第 9 集 BSRAM、FIFO、PWM 例程[60]；高云官方"初级教程"18 课时的数字钟/频率计项目[211]	Lushay 第 4–9 篇（文本引擎、外部 Flash、LFSR、资源仲裁、I2C/ADC）[100]	一个含时钟、存储、输出设备的综合小项目；理解 PLL 像素时钟配置（打开 HDMI/LCD 工程查看 IP）
第 4 周：第一个 SoC	让软核 CPU 在板上运行	lanzhoo/TangNano9k_Tutorial step-by-step 手搓 RISC-V（木兰 PSL-2.0）[58]；或 9K 仓 picotiny（PicoRV32 SoC + HDMI 字符终端）[4]	Lushay 第 10 篇（自造 CPU，含汇编器）[100]；配套源码仓 tangnano9k-series-examples（147★）[33]	板上运行的软核 SoC，可执行汇编或 C 程序

对这张表需要三层解读。第一，**每周的边界是刻意收窄的**：第 1 周的唯一目标是点亮 LED，因为点灯工程同时验证了板卡、下载器、软件环境三个变量，是排除故障的最小用例；急于进入外设会把环境问题

和代码问题纠缠在一起。第二，**两条资源线在第 4 周合流**：无论走中文视频线还是英文图文线，终点都是 PicoRV32/PicoRV 级软核 SoC，这是 8,640 LUT 板卡的合理上限——lanzhoo 教程面向想理解计算机组成的学习者，picotiny 面向想直接看到"HDMI 字符终端跑起来"的学习者，两者可按兴趣择一。第三，**本周期的产出构成晋级跳板**：完成第 4 周后，自然的下一步是换 Tang Nano 20K（其 example 仓收录了 PicoRV32、LiteX、NESTang 与 Linux demo，且 2026 年仍活跃维护），进入软核跑 Linux 与复古游戏核心的阶段[21]。

另有三个实操层面的坑需在执行前标注。其一，ZQ坐看云起时的 B 站账号已注销，但 36 集视频仍可正常播放，配套 Gitee 源码（31★/8 fork，MIT 许可）可独立使用，不要因账号状态误判资源失效[214][60]。其二，若第 2 周换用 Nano 20K 的 uart 例程，注意其 README 明示该例程占用板载串口时无法烧录，需先断开串口占用再下载比特流[21]。其三，lanzhoo 教程的续作 fpga-based-mcu-design（2026-02 更新）已把范围扩展到 Nano 20K 并引入 MounRiver IDE + gcc + OpenOCD 的 MCU 开发流程，适合第 4 周之后衔接[58]。其四，注意烧录目标的区分：openFPGALoader 默认写 SRAM（掉电丢失，适合调试期快速迭代），写内部 Flash 才掉电保留；Gowin EDA 的 Programmer 中对应 SRAM 与 Internal Flash 两种模式，第 1 周就应建立"调试用 SRAM、交付用 Flash"的习惯[95]。其五，引用 Lushay 教程的二手资料有一处流传错误：Sipeed Wiki 旧列表把第 11 篇写作"Read HDMI EDID"，经官网目录核实第 11 篇实为 Composite Video，按官网顺序学习即可[100]。

16. 适合工程师的进阶路线

本章面向已经跑通点灯、综合、烧录全流程的工程师，回答一个问题：在高云开源生态里，从"会用"到"会改"再到"会做"应该怎么走。依据前文各章对项目的逐一核实，我们归纳出三条技术主线——视频/图像、SoC/Linux、高速接口——每条都按"复现→改造→原创"三阶段给出可对照到具体仓库的里程碑序列；最后单独讨论一条横向路径：如何从开源工具链的使用者转变为 Apicula/nextpnr 的贡献者。

16.1 进阶路径

16.1.1 三条进阶主线：里程碑项目与技能点

三条主线对硬件的要求递增：视频线一块 Tang Nano 20K 即可起步，SoC/Linux 线建议 Tang Primer 20K（128MB DDR3 是舒适区），高速接口线则需要 Tang Mega 138K 级别的 GW5A 板卡。

主线	第一步：复现	第二步：改造	第三步：原创	硬边界
视频/图像	Tang Nano 20K 官方 hdmi 彩条 demo，逐行读懂 hdl-util/hdmi 的 TMDS 编码[104][21]	叠加 OV5640 DVP 采集，搭"采集→帧缓冲→HDMI"三段链路（参照 Gowin_FPGA_CV：640×480@51.45fps、DDR3 三帧缓冲）[107]	参照 kami4ka/tang-monitor 用纯开源流程实现 HDMI 接收与缩放，做视频中间件[49]	MIPI 硬核仅 138K Pro 具备；MIPI 协议层 IP 为加密授权件
SoC/Linux	litex-boards 构建 LiteX SoC 跑通 BIOS；NEORV32 的 neorv32-setups 提供含 apicula 开源流程的 Tang 9K/20K target[150][240]	让 linux-on-litex-vexriscv 在自己的 Nano 20K（8MB SDRAM，须 sdcard rootfs）或 Primer 20K 上启动；给 LiteX SoC 挂自定义 CSR 外设[13]	做 kami4ka/tang_computer 式完整交互终端：OpenSBI→主线 Linux→Buildroot，LCD 帧缓冲控制台加 USB 键盘[50]	Primer 20K 的 DDR3 在开源流程不可用（litex-boards 源码断言 apicula 与 DRAM 互斥），须混合流程[178]
高速接口	Tang Mega 138K 的 litex-boards target 内建 LiteEth RGMII 千兆（RTL8211F）；Primer 20K 的 RMII Etherbone[131]	用 Etherbone 做上位机远程寄存器联调；启用 LitePCIe 的 GW5APCIEPHY（PCIe x4、256-bit、1 个 DMA 通道）[136]	自研 UDP 卸载或专用协议栈，对标 lambdaeth、verilog_UDP 等社区核[132][133]	SerDes 高速收发器开源支持完全缺席，仅见 key2/gowin-serdes 的逆向探索[138]；GAO 无开源等价物，社区替代方向为 fpgacapZero ELA[201]

表中三条线呈现出共同的技能递进结构：第一阶段的核心技能是**时钟树与原语**（PLL 配置、OSER10/IDES10 并串转换、差分 IO 约束），第二阶段的核心技能是**存储与外设集成**（SDRAM/DDR3 控制器仲裁、LiteX 总线与 CSR 模型、PHY 层时序收敛），第三阶段的核心技能则转向**系统架构**（带宽预算、DMA 调度、软硬划分）。值得注意的异常值是原创栏的两个标杆项目——tang-monitor 与 tang_computer——出自同一作者且均为 2026 年新出现的零星项目（分别为 2 star 与 0 star），说明"纯开源流程的高速输入"与"完整交互式 Linux 终端"这两块拼图刚被拼上、尚未经社区大规模复现验证；对进阶者而言这恰恰是机会：复现它们本身就是有价值的贡献。另一处需要管理的预期是：三条线

都会反复撞上同一堵墙——DDR3 及更高速存储 PHY 依赖闭源流程，混合流程（Gowin EDA 生成 PHY、开源流程做逻辑）在可见的将来仍是工程常态而非过渡状态。

三条线的技能点可以进一步拆开对照。视频线的分水岭在存储：Nano 20K 的板载 64Mbit（8MB）SDRAM 足以支撑 NES/SNES 级帧缓存加 ROM 缓冲（nand2mario 的 sdram-tang-nano-20k 控制器是整个复古生态的公共底座），一旦要做多帧缓冲或 720p 缩放就必须面对 DDR3，从而撞上混合流程；因此建议把"先吃透异步 FIFO 加 SDRAM 仲裁"作为进入原创阶段的前置条件[112]。SoC/Linux 线的分水岭在总线素养：复现 litex-boards target 只需一把 `make`，而改造阶段要求读懂 LiteX 的 SoCRegion 内存映射、CSR（控制状态寄存器）生成机制与 BIOS 引导链，原创阶段（tang_computer 级别）则进一步要求 OpenSBI、设备树、Buildroot 的全栈能力，其作者公开的 bringup_log.md、pinmap.md、usb3317.md 三份审计文档本身就是极佳的系统集成教材[50]。高速接口线的分水岭在器件与授权：RGMII 千兆与 PCIe x4 都只在 GW5A/GW5AST 板卡上有成熟的 LiteX 路径，而 GW5A 的开源流程整体仍处实验性（时序估计 2026-04 才初始落地、Flash 烧录在 Primer 25K 与 Mega 138K 上仍标 TBD），因此这条线的现实策略是"官方流程为主、开源流程观察跟进"[199]。

16.1.2 从复现到贡献：参与 Apicula/nextpnr 的路径

工具链贡献是三条主线之外的第四条路，也是生态中门槛最高、杠杆最大的一条。它的入口不是凭空逆向，而是一套已被验证的方法论。

逆向方法论。Project Apicula 的基本做法是以官方 Gowin EDA 的锁定版本（1.9.10.03，仓库根 `GWVERSION` 文件）为 oracle（参照基准）做 fuzzing（模糊测试）：用 vendor 工具成批生成覆盖不同原语与位点组合的位流，再用自研的 gowin_unpack 解码比对，归纳出芯片数据库（chipdb）中各功能单元的位流编码[3]。这套流程的可信度由 CI 中的 hardware-in-the-loop（硬件在环）测试兜底：每次提交会在真实 Tang Nano 20K 上烧录验证（PR #461 引入），这是该项目从"爱好者实验"走向成熟的关键信号[3]。

chipdb 贡献流程。给新器件建 chipdb 是最典型的首个贡献。最近的可参照样本是 Apicula 0.33（2026-08-25）中新贡献者 @DavidClawson 的 GW1N-2 序列：PR #516 让 dat_parser 识别 partType-1 新器件格式，PR #517 完成器件识别与 chipdb 构建，PR #518 补齐 pinout、IO config、OSC 振荡器——展示了"识别器件→建库→逐个功能单元 fuzz"的最小贡献单元[169]。截至 0.33，master 分支 chipdb 已覆盖 12 个器件；GW5AT-60B 由最活跃贡献者 yrabbit（568 次提交，居首位）在 PR #531 加入，nextpnr 侧同步于 2026-08-23 合入对应 chip 支持[169][199]。新贡献者的现实切入点包括：为已有器件补齐缺失原语（如 DQS/DLL、SerDes）、复现并收窄 issue、补充板卡示例。实操顺序建议为：先用 gowin_unpack 解剖一颗已有成熟器件（如 GW1N-9C）的位流并对照其 chipdb 条目，建立"功能单元→位点"的直觉；再在本地跑通 fuzzing 与真机 CI 流程；最后从 GW5A 家族的缺失清单（SerDes、HCLK 边界、时序数据）中认领一个功能单元。需要注意治理现实：Apicula 由维护者集中评审合并（pepijndevos 曾以 PR #486 收紧过合并通道），提交质量门槛高于一般社区项目，第一份 PR 宜小宜专[3]。

nextpnr 侧的机会。不想碰位流逆向的贡献者可以走布局布线侧：nextpnr 的 gowin 支持经 himbaechel 架构实现，0.11（2026-08-09）刚合入"gowin: routing performance improvements"，而时序估计（estimateDelay 与 ripup penalty）直到 2026-04 才由 PR #1708 初始落地——这意味着时序模型精化、布线代价调参、新器件 uarch 接入都是当前活跃且门槛相对可控的贡献面[199]。Apicula

侧同样在重构期：0.33 包含 yrabbit 对 gowin_pack 的整体重写（PR #528），重写期的代码通常伴随大量测试与文档缺口，适合新贡献者切入[169]。

社区与资助渠道。Apicula 自 2024 年起托管于 YosysHQ 组织下，发起人 pepijndevos 仍任维护者；日常交流在 Matrix `#apicula:matrix.org` 与 IRC `#yosys-apicula`（libera.chat）进行[230]。资金层面，Apicula 先后获得 NLnet 的 NGI0 PET 与 NGI Zero Entrust 资助（grant agreement No 825310 与 101069594），NLnet 独立项目页将目标明确表述为把 Apicula 从实验性流程推向"production ready"、真正打破 FPGA 厂商锁定；nextpnr 的 GW-5 家族支持另有 NLnet 专项（具体金额与起止日期项目页未披露，待验证）[7][241]。这意味着工具链贡献存在一条"issue 修复→chipdb 提交→申请 NLnet 式小额资助→职业化"的清晰台阶；对已在三条主线中积累了器件与位流一手经验的工程师而言，这是把副产物变现为公共基础设施的最短路径。

17. 适合产品化的项目

从"能跑通的开源项目"到"能进产品的技术资产"之间隔着三个门槛：**License 是否授予商用权利、是否绑定无法替换的闭源 IP、是否已有量产先例证明工程鲁棒性**。本章按这三个维度评估高云开源生态中接近或达到产品化就绪状态的候选，并如实标注每个候选的短板。评估数据来自 2026-08 至 2026-09 的 GitHub API 实测与仓库逐仓核验。

17.1 产品化候选

17.1.1 已达产品化标准的项目：usb_hid_host、TangCore 整机、SLogic16U3、FoLogic 等评估

项目	License	闭源 IP 依赖	量产先例	维护状态	就绪度评估
nand2mario/usb_hid_host	Apache-2.0	无（不依赖厂商原语）	被 NESTang、MiSTle 等生态大量复用，跨 Gowin/ECP5/iCE40 三平台	2025-03 起稳定（成熟后低频维护）	**高**：最干净的可商用 IP 核
nand2mario/tangcore	固件 Apache-2.0，各核心保留原 license	无（bit-bang JTAG 切核）	Sipeed Tang Console 官方软件栈（量产整机）	2025-09 后低频维护	**高**（整机方案）；注意各游戏核心需逐核核查上游 license
Sipeed SLogic16U3	主机侧 GPL-3.0；FPGA HDL 闭源	固件以二进制 +OTA 发布	本身即为在售量产产品（$69）	libsigrok slogic-dev 分支 2026-07 仍推送	作为产品成熟；作为开源资产**不可用**
yuzhe-TheFool/logic_gowin_pro（FoLogic）	GPL-3.0	依赖高云 DDR3 MIG/rPLL/FIFO IP，需 Gowin EDA 构建	硬件经嘉立创星火计划开源，配套比特流随仓发布	2026-08-14 活跃	中高：全开源逻辑分析仪准产品，但绑定厂商 IP 且 GPL 有传染性
zf3/psram-tang-nano-9k	Apache-2.0	无（约 200 行 Verilog，<200 LUT）	复古核心社区事实标准，广泛复用	2022-10 起稳定	**高**
DavidClawson/OpenScope-2C53T	GPL-3.0	无（自实现 FPGA 配置）	运行于量产整机 FNIRSI 2C53T	2026-08-26 活跃	中：固件作者明示"不可用于真实测量"，标定未完

表中有两个值得展开的模式。其一，**就绪度最高的恰恰是最小的组件**：usb_hid_host 以不足 300 个 LUT、约 250 个寄存器和 1 块 BRAM 实现无 CPU 的 USB 1.1 HID 主机，Apache-2.0 授权且不调用任何厂商原语，这意味着它既可在 Gowin EDA 下构建，也可走 yosys/nextpnr 纯开源流程，还能零成本移植到竞品器件[16]。psram-tang-nano-9k 同理[38]。其二，**"量产产品"与"开源资产"可以是两回事**：SLogic16U3 的主机侧驱动（sigrok_slogic 22 stars）与 libsigrok `slogic-dev` 分支完全开源，但 slogic16u3-tools 仓库只有 cli/ota/pt 三个工具目录，没有任何 HDL 源码，FPGA 侧是黑盒[242][172]。对想做自有逻辑分析仪产品的团队，真正的起点是 HDL 全开源的 FoLogic，只是其高云 IP 依赖决定了构建离不开 Gowin EDA[171]。TangCore 则是另一种形态：它不是单个 IP，而是一套"整机固件架构"——板载 BL616 MCU 双模运行、CherryUSB+FreeRTOS 协议栈、约 2 秒完成的 JTAG 切核，并已被 Sipeed 采纳为 Tang Console 的官方软件栈，固件部分 Apache-2.0 授权清晰[8][29]。

17.1.2 已跑在量产产品里的高云芯片案例（FNIRSI 2C53T 示波器）与开源替代固件的商业含义

FNIRSI 2C53T 是迄今证据最完整的"高云芯片进入量产消费电子产品"案例：这是一款约 75 美元的在售手持三合一仪器（示波器+万用表+信号源），内部采用 Artery AT32F403A MCU 搭配高云 GW1N-UV2，FPGA 专职负责 250 MS/s 双通道 8-bit ADC 采样[53]。它证明 GW1N 系列的成本与供货能力足以支撑批量消费电子 BOM，而不仅是开发板市场的爱好者器件。

更具启示性的是后续的开源化进程：OpenScope-2C53T（100 stars，GPL-3.0）在不动硬件的前提下重写整机固件，攻克了原厂未文档化的 FPGA 冷启动自配置难题，逆向文档自称已覆盖原厂固件的 98%[53]。姊妹项目 gw1n2-apicula 进一步把 GW1N-2 器件支持推向开源工具链上游，相关 PR 已合入 Apicula 主线，使该器件进入官方 chipdb 清单[52][168]——完整的逆向时间线与技术细节详见第 9 章，此处只取其商业含义。

这条链路的商业含义可分三层解读。第一，**廉价量产硬件 + 开源固件的组合会自发形成产品增值生态**：75 美元的成品仪器因此获得 FFT、协议解码等原厂未提供的能力，硬件销量与固件生态互为杠杆。第二，**对采用高云芯片的厂商而言，FPGA 配置的保密性不再是可靠的 IP 护城河**——社区用差分模糊测试与官方器件文件解析即可逆向配置协议，产品安全须建立在固件加密、安全启动等显式机制上。第三，GPL-3.0 的替代固件意味着任何基于它二次开发的衍生固件都须开源，想借此做闭源商业固件的路径在法律上走不通，这一约束在第 17.1.3 节展开。

17.1.3 产品化注意事项：License 风险、闭源 IP 授权、CCMC 因素

License 风险的第一类是"无 LICENSE"陷阱。 按著作权默认规则，没有 LICENSE 文件的仓库意味着作者保留全部权利，"看代码"合法而"用代码"不合法。高云生态中两个高价值项目正属此类：GoWinSDR（130 stars，README 自称"软硬件全开源"，但 GitHub API 返回 license 为 null、根目录无 LICENSE 文件），商用或衍生发布存在实质障碍[35]；MicroCNN-TangNano20k（45 stars，$25 级板卡上最完整的量化 CNN 加速器端到端流程）同样未声明 License[125]。务实的处理方式是联系作者补授权，或仅以之为设计参考自行实现。

第二类是 copyleft 传染性。 生态中 star 数最高的一批可移植核——FPGA-CAN（356 stars）、FPGA-FOC（957 stars）、OpenScope-2C53T——均为 GPL-3.0[53][140][157]。GPL 对 RTL 的"衍生作品"边界在 FPGA 领域缺乏司法先例，保守做法是假定集成 GPL 核的比特流整体受传染；商用闭源产品应优先选择宽松许可的替代，如 Apache-2.0 的 usb_hid_host、存储控制器与 TinyML_SOC，或 BSD-2 的 LiteX/LiteDRAM 组件[16][38][126]。

闭源 IP 授权是高云产品化绕不开的结构性约束。 高云官网 IP 目录共 192 条记录，全部走 EULA 授权、以加密网表或加密 RTL 形式经 IP Core Generator 调用，无源码交付[9]。常规软 IP（PLL、存储接口、UART/I2C/SPI 等）随 EDA 免费提供，而高速 IP（硬核 MIPI D-PHY/C-PHY、ADC、高速 SerDes 系列）需向高云或代理单独索取——日本代理丸文的技术文档明确记载这些模块"需从 GOWIN 获取"，是否收取额外费用官网未明示（待验证）[243]。集成进产品时还需注意"开源框架 + 闭源网表"的混合形态：LitePCIe 的 GW5A PHY 在构建时经 wget 下载预编译的 PCIe 硬核网表，并非纯开源 RTL[136]；FoLogic 调用的 DDR3 MIG/rPLL/FIFO 同理，一旦采用即绑定 Gowin EDA 工具链与 EULA，且设计无法迁移至其他厂商器件[171]。产品立项时应把"哪些模块依赖高云加密 IP"列为架构评审清单项。

出口与合规方面需要澄清一个流传有误的事实。 高云半导体（GOWIN Semiconductor）曾于 2021 年 1 月被列入美国国防部 CCMC（Communist Chinese Military Companies，"中国军方拥有或控制的企业"）清单，但公司随即提起联邦诉讼；2021 年 6 月，相关行政命令调整，高云被移出该清单并撤回诉讼，公司官网发布声明确认此事[244]。部分第三方对比文章（如 pcbsync）至今仍表述为"GOWIN 被列入 CCMC 清单"，属于未更新的过期信息[209]。就公开信息而言，高云目前不在该清单及后续 CMIC 清单上，爱好者渠道（Mouser/DigiKey）与常规代理渠道均正常供货[209]。但需注意两点：其一，此类清单按年度更新且范围持续扩大，面向海外机构客户的产品应把供应链主体列入合规跟踪范围；其二，美国国防部 1260H 清单的采购限制正分阶段延伸至承包商层级（2026 年起），"当前不在清单"不等于没有外溢风险，出口场景的合规评估应以立项时的最新清单为准。

18. GOWIN 与其他 FPGA 开源生态对比

本章将高云（GOWIN）的开源生态放入全球 FPGA 厂商的坐标系中考察。对比数据的采集方法为：GitHub REST API 实测 star/fork/最近 push 时间与关键词仓库计数（2026 年 8 月 25–26 日）、nextpnr 官方 README 的支持列表、厂商与分销商官网价格抓取，以及 EEVBlog 等第三方社区的公开讨论。需要先声明两点方法论限制：其一，GitHub 关键词/主题（topic）计数包含改名仓库与弱相关命中等噪音，本章仅将其作为量级证据而非精确指标；其二，开源工具链的"成熟度"在本文中的操作化定义是——能否用纯开源工具完成从 HDL 综合、布局布线、位流生成到烧录的端到端流程，以及该流程覆盖多少量产器件。

18.1 开源工具链对比

18.1.1 五厂商开源位流工具链成熟度：IceStorm/Trellis 领跑，Apicula 活跃追赶，prjxray/Mistral 受限，国产其余厂商基本为零

开源 FPGA 工具链的核心难题是位流（bitstream）格式的逆向与文档化——没有它，Yosys 综合出的网表无法变成可烧录的文件。按这一标准，各厂商阵营在 2026 年 8 月的实测状态如下：

厂商/阵营	位流工具链项目	覆盖器件	活跃度（2026-08 实测）	端到端成熟度
Lattice iCE40	Project IceStorm	iCE40 LP/HX 1K/4K/8K + UltraPlus	1,182 star / 244 fork，最近 push 2026-02-26[245]	**最成熟**：全开源流程为教学事实标准
Lattice ECP5	Project Trellis	ECP5 12F/25F/45F/85F，MachXO2 实验性	464 star / 102 fork，push 2026-08-09[246]	**成熟**：nextpnr 正式支持
Lattice Nexus	Project Oxide	CrossLink-NX（LIFCL-40 主测），CertusPro-NX 早期	153 star / 19 fork，push 2026-07-19[247]	**实验性**：README 自述 PCIe/SGMII fuzzing 未完成
GOWIN 高云	Project Apicula	10 个量产器件 chipdb（GW1N-1/4/9/9C、GW1NS-4、GW1NZ-1、GW2A-18/18C、GW5A-25A、GW5AST-138C），0.33 版起新增 GW1N-2 与 GW5AT-60B	684 star / 98 fork，push 2026-08-25，0.33 版同日发布[3][248]	**良好且活跃扩张**：GW1N/GW2A 主力板卡全链路实战可用，GW5 实验性
AMD Xilinx	Project X-Ray + F4PGA	**仅 7 系列**（Artix-7/Kintex-7/Zynq-7000）位流文档化；UltraScale 及以上无	prjxray 908 star，最后 push 2025-06-05；chipsalliance/f4pga 元仓停于 2025-01-06[249][250]	**有限、半停滞**：fuzzer 被锁定在 Vivado 2017.2，社区 2024 年已公开讨论"F4PGA 是否还活着"[251]
Intel Altera	Mistral	仅 Cyclone V（实验性）	137 star / 17 fork，最后 push **2023-10-19**[252]	**基本停摆**：近三年无更新

安路 Anlogic	prjtang（mmicko）	EG4S20 等 Eagle/ELF 系列位流部分文档化	90 star / 12 fork，最后 push **2022-12-25**[253]	**早期即停滞**：从未形成可用端到端流程；另有个人对 AL3-10 的逆向（16 star，2023-01 止），为示波器维修的副产物而非通用工具链[254]
紫光同创/复旦微/智多晶/京微齐力	**无公开项目**（多次定向搜索阴性）	—	—	仅闭源工具（PDS/Procise/HqFpga 等）[255]
Efinix 易灵思	**无开源位流工具链**；开源侧仅软件栈（br2-efinix，22 star）	—	br2-efinix push 2026-07-08[256]	位流格式未公开，无逆向项目

这张表揭示的第一个事实是：开源位流工具链并非"大厂更强"，恰恰相反——AMD 与 Intel 两家工业主流厂商的开源支持最弱。即便是成熟度最高的 IceStorm 也并非覆盖 iCE40 全家族（LM/Ultra/UltraLite 等低成本衍生型号不在支持之列），但这一局限不影响其端到端流程的完整度[245]。prjxray 的 fuzzer 只能在 Vivado 2017.2 这一个特定版本下运行（其 README 明示"only 2017.2 works"），这一硬约束加上元仓库停更，使 Xilinx 开源流长期处于半停滞状态[249][251]。第二个事实是国产厂商内部的剧烈分化：安路的 prjtang 确实存在但 2022 年 12 月后即停滞，紫光同创、复旦微等厂商则连早期逆向项目都未出现（阴性证据，标待验证）；在这一背景下，**Apicula 是唯一仍在活跃扩张的国产芯片开源位流项目**——GW1N-2 的 fuzzing 已完成并随 0.33 上游合入[52]，NLnet 基金会则同时资助了 Apicula 本身与"nextpnr for GW-5"专项[241][7]。第三个事实涉及表述精度：nextpnr 现行 README 已将 Xilinx 7 系列列为"（experimental）支持"，正式支持名单为 iCE40、ECP5、Nexus、Gowin（LittleBee 与 "Aurora V"，README 原文如此，即 Arora V）、NanoXplore 与 GateMate[257]。也就是说，在 nextpnr 的器件支持梯队里，**Gowin 与 Lattice 两代产品同列正式支持，高于 Xilinx 7 系列的实验性档位**——这是 Apicula 生态地位最直接的第三方证据。

18.2 生态规模对比

18.2.1 GitHub 项目规模：gowin 754 ≈ ice40 735 > ecp5 277 ≫ anlogic 90 > efinix 72 > pango 17

工具链之外，围绕各厂商芯片产生的第三方仓库数量是生态规模的代理指标。2026 年 8 月 26 日 GitHub Search API 的实测计数如下：

查询维度	GOWIN 阵营	Lattice iCE40	Lattice ECP5	安路 Anlogic	Efinix	紫光同创 Pango
芯片关键词仓库数	`gowin` **754**	`ice40` **735**	`ecp5` **277**	`anlogic` **90**	`efinix` **72**	`pango fpga` **17**
关键词 + fpga	`gowin fpga` 358	`ice40 fpga` 403	`ecp5 fpga` 151	`anlogic fpga` 53	`efinix fpga` 30	—
GitHub topic	topic:gowin **148**	topic:ice40 **135**	topic:ecp5 58	topic:anlogic 15	topic:efinix 7	—
RISC-V 子生态	`gowin risc-v` 33	—	`ecp5 risc-v` 17	—	—	—

[258]

数据的解读需要分层。按关键词总量，Gowin（754）与 iCE40（735）处于同一量级，且 topic 维度 Gowin（148）已略超 iCE40（135）；考虑到 iCE40 的开源生态比 Apicula 早积累约五年，这一追平速度主要由 Sipeed Tang 系列板卡的出货量驱动——爱好者项目的密度与低价硬件的可得性高度相关。第二梯队 ECP5（277）与 Gowin/iCE40 的差距约 2.7 倍，说明"成熟工具链"并不自动等于"大生态"，ECP5 板卡价格（ULX3S 99–155 美元）抬高了参与门槛。国产厂商内部的落差最为醒目：安路（90）、Efinix（72）、紫光同创（17）三家合计仍不及 Gowin 的四分之一。需要保留的谨慎是：这些计数含噪音，且关键词热度不等于工程质量——gowin 阵营仓库中相当比例是入门点灯与例程复刻，深度项目的绝对数量仍少于 iCE40 生态。

工具链项目的 star 数提供了另一视角：icestorm 1,182 star、prjxray 908 star、apicula 684 star、prjtrellis 464 star、prjoxide 153 star[245][249][3][246][247]。Apicula 的关注度已超过 Trellis，且其 98 个 fork 与 28 个 open issue、2024 年起托管于 YosysHQ 组织下、CI 含真机烧录测试（hardware-in-the-loop）等治理信号，都指向一个仍在成长期的社区项目[3][248]。应用层的代表项目进一步放大了这一差距：nestang 复古游戏核 453 star、Sipeed 官方例程仓 TangNano-9K-example 352 star[5][4]，而安路、Efinix 阵营没有任何同量级的第三方应用项目。作为参照系，各阵营共用的通用工具基座——Yosys 综合器 4,705 star、LiteX SoC 构建框架 4,059 star、openFPGALoader 烧录工具 1,716 star——规模远高于任何单一厂商的位流项目，说明开源 FPGA 生态的重心已从"破解某一家的位流"转向"共享的跨厂商基础设施"，而 GOWIN 是这套共享基础设施中受益最新的厂商[271][272][12]。

18.2.2 开发板价格、RISC-V 生态、视频/AI 生态、文档完整度逐项对比

维度	GOWIN 高云	Lattice	AMD Xilinx	Intel Altera	Efinix	安路/紫光等国产
开源流可用入门板	Tang Nano 9K 发布价 **$19.99**、现渠道约 **$13–15**[6]；Tang Nano 1K 约 $5	iCEBreaker **$79.95**；pico-ice $49.99；Colorlight 5A-75B（ECP5 矿卡）$15–25 但需改造[259][260][261]	Basys 3 **$165**、Cmod A7 $99（Digilent 官网）[262]	DE10-Nano 约 $150–225（未复测，待验证）	Xyloni 官方标价 $35、DigiKey 实价 $75；FireAnt $32–38，但**无开源流**[263]	安路 EG4S20 板 ¥113–399、紫光 PGC4KD 核心板 ¥69，但均无开源流[264]
RISC-V	开源侧 PicoRV32 picotiny 官方例程 + LiteX 官方支持 **12 个高云 target（其中 11 个为 Sipeed Tang 平台）**；GW5AST 集成 Andes AE350 硬核（Apicula 原语表已出现 AE350_SOC/AE350_RAM）[173][248]	**最深厚**：PicoRV32/VexRiscv/LiteX 为教学事实标准	软核生态大但依赖 Vivado	Nios V 依附 Quartus 闭源流	官方 Sapphire RISC-V SoC 为核心卖点（闭源位流 + 开源软件栈）[256]	安路有 TD 工具内软核教程生态；无开源位流支持
视频/显示	开源 TMDS/HDMI 收发均已验证：tang-monitor 是首个纯开源工具链 HDMI **接收器**；nestang 系复古核 453 star[49][5]	ULX3S HDMI 开源生态成熟	开源 HDMI 例子多	依赖官方闭源 Video IP	官方 MIPI/DSI 参考设计（闭源工具内）	依赖官方 IP

AI	官方 GoAI 2.0（2020-09，GW1NSR4C μSoC + TFLite Micro，MobileNet v1/COCO 162ms）为闭源 SDK；GitHub 侧 2022-04 后停更，2026-01 官网发布 GoAI 3.0 SDK（仍闭源）；**开源 AI 生态基本空白**[265][266]	官方 sensAI 已迭代至 v8.0（2025-12），厂商主力投入但闭源[267]	**FINN（全开源 QNN 数据流编译器）是 FPGA 开源 AI 标杆**，另有 hls4ml[268]	OpenVINO FPGA 支持已淡出	官方主推 TinyML（闭源）	基本无（阴性，待验证）
文档/教程	英文：Lushay Labs 11 篇系统教程（公认最佳入门）+ Sipeed Wiki；中文：高云官方 B 站约 20 套视频 + 大量 CSDN/知乎教程，量大但质量参差[100]	iCE40/ECP5 英文教程体系最完整（十年积累）	官方文档体系最完整，但绑定 Vivado	官方文档完整，绑定 Quartus	官方文档较新、社区薄	依赖原厂技术支持与代理培训

逐项看，价格是 GOWIN 最硬的量化优势：在"开源流程可用"这个前提下，Tang Nano 9K（发布价 19.99 美元、现渠道约 13–15 美元，8,640 LUT 且板载 HDMI）的入手成本约为 Lattice 现役入门板 iCEBreaker（79.95 美元）的四分之一、Xilinx 教学板 Basys 3（165 美元）的八分之一；能与之比价的只有需要飞线改造的 Colorlight ECP5 矿卡（15–25 美元）与二手渠道[6][259][261][262]。EEVBlog 社区的实测还提供了性能侧的旁证：同一设计在 iCE40 上约 60 MHz，在 Tang Nano 20K 上超过 200 MHz[286]。RISC-V 维度 Lattice 仍是深度第一，但 LiteX 官方支持的 12 个高云 target（其中 11 个为 Sipeed Tang 平台）使 GOWIN 成为 LiteX 支持板卡最多的单一板卡家族之一[173]。视频维度双方互有胜负，GOWIN 的增量贡献是 2026 年社区首次用纯开源流实现了 HDMI 接收[49]。AI 是 GOWIN 最明确的短板：官方 GoAI 走闭源 SDK 路线，开源侧既无 FINN 那样的编译器项目，也无 sensAI 那样的厂商持续投入——这一项上 GOWIN 实际上同时落后于 AMD（开源标杆）与 Lattice（闭源但持续迭代）[265][267][268]。文档维度呈"中英文双轨"：英文侧靠 Lushay Labs 与 Sipeed Wiki 两个社区来源支撑，中文侧靠官方视频与博客长尾，两端都缺少 Lattice iCE40 生态那种沉淀十年的系统性教材。

18.3 结论

18.3.1 高云的差异化位置：性价比 + 开源可用性 + 复古内容生态的独特组合；与 Lattice 的实质差距

把以上三个维度叠加，GOWIN 在全球开源 FPGA 版图中的位置可以精确表述为：**在"开源位流工具链可用"的厂商集合中（Lattice、GOWIN、受限的 AMD 7 系列、停摆的 Intel/安路），GOWIN 提供了最低的硬件入手价格与最快的仓库增长；在国产厂商集合中，GOWIN 是唯一拥有可用端到端开源流程的厂商**。这两个交集构成了它的差异化位置——发布价 19.99 美元（现渠道约 13–15 美元）的板卡、nextpnr 正式支持档位的工具链、再加上 nestang 等复古游戏核形成的内容生态（nestang 453 star 已逼近 prjtrellis 工具链项目本身的 464 star，并被 Sipeed Tang Console 产品官方致谢），三者组合在 Lattice 或 Xilinx 阵营都不存在等价物[5][6][257]。

但客观性要求同时写出差距。第一，**GOWIN 的开源流程是"混合流程"而非 Lattice 式的"全开源"**：Apicula 的 fuzzing 依赖官方 Gowin EDA 1.9.10.03 版本作为数据生成 oracle，SerDes 高速收发器、GW1NS-4C 的 Cortex-M3 硬核、GAO 在线调试均无开源等价物，nextpnr gowin 的时序估计 2026 年 4 月才初始落地，无 sign-off 级时序分析[3][248]。第二，**官方对开源生态的投入薄弱**：gowinsemi 官方 GitHub 账号的仓库全部停更于 2019–2022 年，官网 IP 目录全部闭源加密，GoAI 走闭源 SDK 路线——生态繁荣几乎完全由 Sipeed 与社区驱动，这与 Lattice 对开源社区长达十年的默许式共生、以及

AMD 对 FINN 的官方研究投入都形成反差[270][265]。第三，AI 与工业总线（CAN/Modbus/FOC 等）方向的开源项目实测为零，这些空白不是"尚未被发现"，而是穷尽搜索后的阴性结果。综合判断：GOWIN 开源生态已经越过了"可用"门槛并仍在扩张（NLnet 资助、GW5AT-60B 与 GW1N-2 于 Apicula 0.33 合入是最新证据），但其在工具链完整性上与 Lattice 的差距、在官方投入上与所有主流厂商的差距，预计在短期内仍将存在[241][7]。

19. 生态存在的空白与约束条件

前几章的盘点反复指向同一批缺口。本章把这些分散在各维度的结论集中起来：19.1 给出有穷尽搜索证据支撑的空白清单，19.2 说明各空白方向的约束条件与推进形态。判断方法需要先行说明：这里的"空白"不是印象，而是 2026 年 8 月下旬通过 GitHub 仓库搜索 API 与定向 web 搜索得到的阴性结果——凡列入清单的方向，均满足"定向检索命中数为零或仅有个位数零星项目"这一可复现判据。

19.1 空白清单

19.1.1 已实锤空白：AI 推理参考设计、工业通信（CAN/Modbus）、FOC、DSP 库、开源 MIPI demo、RT-Thread 软核生态、GAO 开源替代、低端板以太网

以下八项空白按"证据强度"排序列出，每项均附检索方法与阴性结果。

AI 推理参考设计。GitHub 仓库搜索 `gowin cnn OR gowin npu OR gowin tinyml`（按更新时间排序）总命中仅 2 个仓库，即 MicroCNN-TangNano20k（45 star）与 TinyML_SOC（2 star）[117]。官方路线 GoAI 的 GitHub 仓库最后推送停在 2022-04-11，仓库仅剩 34 字节 README 与 firmware/sdk 两个目录，已事实停更四年以上[119]。也就是说，高云 AI 开源项目的"全宇宙"约等于一个停更的官方仓库加四到五个零星社区项目，尚不存在任何一个被广泛复用的端到端推理参考设计。

工业通信（CAN/Modbus/RS485）。GitHub 搜索 `gowin can` 返回 3 个结果，但逐一核对后全部与 CAN 总线无关（两个 RISC-V 计算机项目与一个 SDRAM 控制器，均为英文单词 "can" 误配）；web 搜索 "gowin FPGA RS485 modbus github" 返回 0 结果[273]；`gowin modbus` 的仓库搜索命中数为 0[151]。对照之下，高云官网 IP 目录明确列有 CAN IP 核[9]——官方闭源域有供给、开源域零供给，是这一空白的典型形态。

FOC（磁场定向控制）电机驱动。GitHub 仓库搜索 `gowin foc motor` 命中数为 0[151]。高云专用电机项目仅有一个 2022 年停更的 0-star 步进电机入门作，不构成可复用资产。平台无关侧则有成熟替代品：FPGA-FOC（957 star，GPL-3.0）为纯 Verilog 有感 FOC 电流环，作者明示可移植各厂商 FPGA，但截至调研时未找到任何公开的 Gowin 移植实例[157]。

DSP 基础库（FFT/FIR/CORDIC/DDS）。GitHub 仓库搜索 `gowin cordic` 命中数为 0；`gowin fft` 仅 2 个命中，其中一个实为紫光同创 PGL22G 项目（标注有误，非高云），另一个是 LiteX 软核上跑 FFT 的集成例而非专用核[274]。中文论坛作者自述"用高云的（开源 FIR）网上基本找不到"，佐证该空白在中文社区同样存在[175]。ZipCPU 系列（dblclockfft 266 star、dspfilters 179 star、cordic 126 star）是现成的移植来源，但均无 Gowin 目标示例与约束[158]。

开源 MIPI demo。Sipeed 全部 Tang 板卡的官方 example 仓库中，摄像头 demo 一律基于 DVP 并口 OV5640/OV2640，无任何 MIPI CSI-2 示例[21]。这不是器件能力问题——Tang Primer 25K 所用 GW5A-25 集成硬核 4-lane MIPI D-PHY RX/TX（2.5Gbps/lane）且核心板已引出[81]——而是供给问题：高云的 MIPI D-PHY/C-PHY IP 属于需单独索取的加密模块，社区既无开源 RTL 也无公开文档可逆向[275]。

RT-Thread 软核生态。RT-Thread 在高云平台上的唯一公开案例是移植到 GW1NSR-4C 片内硬核 Cortex-M3 的中文教程（2021 年）[192]；在高云 FPGA 的 RISC-V 软核（VexRiscv/NEORV32 等）

上，未找到任何公开 BSP 或案例，RT-Thread 主线的 risc-v BSP 面向 QEMU/蜂鸟等平台，不含 litex-vexriscv 或任何高云板（待验证）[276]。对照之下 Zephyr 已有 LiteX 上游与 NEORV32 上游两条完整路径，RT-Thread 在高云软核侧处于零起点。

GAO 开源替代。GAO（Gowin Analyzer Oscilloscope，类 Xilinx ILA 的在线逻辑分析仪）是高云 EDA 的差异化调试能力，修改触发条件无需重编比特流；开源工具链侧无任何等价物，社区现状是 UART 示波器方案与个别厂商无关调试核（fpgacapZero，已在 GW1NR-9 板验证，Apache-2.0）处于萌芽状态[201]。

低端板以太网。litex-boards 的 12 个高云 target 中，仅 Tang Mega 138K/138K Pro 两个启用了千兆以太网（LiteEth gw5rgmii PHY）；Tang Primer 20K Dock 板载 RMII 百兆 PHY（RTL8201F），其 target 提供 `--with-ethernet`/`--with-etherbone`（RMII）选项，是入门价位唯一的板载以太网路径；Nano 4K/9K/20K 与 Primer 25K 等其余 target 均无以太网选项，原因是这些板卡没有 PHY/RJ45 硬件[130]。入门板侧唯一的轻量选择是 verilog_UDP（12 star，RMII 100M），但它同样需要一块带 RMII PHY 的板卡或扩展模块[133]。

空白方向	关键阴性证据（2026-08 检索）	现有最接近资产	空白性质
AI 推理参考设计	`gowin cnn/npu/tinyml` 共 2 命中[117]；GoAI 停更 2022-04[119]	MicroCNN（45★）、TinyML_SOC（2★）	社区与官方双侧未成势
工业通信 CAN/Modbus	`gowin modbus` 0 命中；`gowin can` 3 命中全误配[273][151]	FPGA-CAN（356★，平台无关）[140]	官方有闭源 IP、开源为零
FOC 电机驱动	`gowin foc motor` 0 命中[151]	FPGA-FOC（957★，平台无关）[157]	开源为零、移植路径明确
DSP 库	`gowin cordic` 0 命中；`gowin fft` 有效命中≈1[274]	ZipCPU 系列（48–266★）[158]	开源为零、移植路径明确
开源 MIPI demo	Sipeed 全部 example 仓摄像头 demo 均为 DVP[21]	GW5A-25 硬核 D-PHY 硬件在板[81]	受官方加密 IP 封锁
RT-Thread 软核	软核 BSP 零案例；仅硬核 M3 教程（2021）[192][276]	Zephyr 双路径可作对照	社区协作空白
GAO 开源替代	开源工具链无在线调试等价物[201]	fpgacapZero（GW1NR-9 已验证）	技术攻坚空白
低端板以太网	litex-boards 仅 2/12 个高云 target 有千兆以太网（Primer 20K 另有 RMII 百兆路径）[130]	verilog_UDP（12★，RMII）[133]	硬件条件缺失为主

横向看这八项空白，可以区分出两种成因。第一类是"无人做"：AI、工业通信、FOC、DSP 四项，器件能力、工具链、可移植上游全部就绪，缺的只是第一个把成品做出来并写好文档的人——这类空白与复古游戏方向的繁荣形成鲜明反差，后者的繁荣恰恰始于 NESTang 等单个作者的完整作品。第二类是"做不了"：MIPI demo 受官方加密 IP 与文档管制封锁，GAO 替代需要比特流级逆向与波形前端两类稀缺技能的叠加，低端板以太网则卡在多数入门板根本没有以太网 PHY 这一硬件事实上。区分成因的意义在于：第一类空白的推进不依赖官方动作，而第二类的突破需要等待官方动作或硬件迭代，两类的约束结构不同。

19.2 空白的约束条件

19.2.1 各方向的技术约束与前置条件

从生态既有历史看，被广泛复用的往往是结构简单的完整作品：zf3 的 PSRAM 控制器（约 200 行 Verilog）是 Nano 9K 复古核心普遍采用的实现，nand2mario 的 DDR3 控制器被 MiSTle-Dev 等项目直接复制复用，两者的共同特征是代码规模不大但可复用且文档完整。以这一形态为参照，19.1 所列空白的前置条件并不相同，可按约束来源分为三层。

前置条件基本齐备、工作量在个人可达范围（数月量级）。DSP 基础库的上游资产最成熟：ZipCPU 的 FFT/CORDIC/ 滤波器核自带形式验证与仿真设施，移植到高云所缺的是时钟约束、DSP 块（GW2A/GW5A 有硬件乘法器）映射与 Tang 板示例工程，工作量以周计。FOC 与 CAN 类似：FPGA-FOC（957★）与 FPGA-CAN（356★）均为纯 Verilog、不调用厂商原语，厂商相关部分基本只有时钟 PLL，移植工作集中在约束与验证层；两者均为 GPL-3.0，在商用产品场景下存在许可传染性约束。AI 推理参考设计在四类中工作量最大但仍属个人可达：MicroCNN（45★）已证明 25 美元级板卡能跑通量化 CNN 端到端流程（约 60ms@30MHz），现有成果尚缺可配置、可复现、带教程的通用化整理。低端板以太网则首先受硬件条件约束：入门板没有以太网 PHY，联网能力取决于外接 RMII PHY 扩展板及配套的 verilog_UDP 约束与示例是否可得。

需要社区协作。RT-Thread 软核 BSP 涉及三方对接：RT-Thread 主线 risc-v 架构层、LiteX/VexRiscv 的中断与外设模型、高云板级定义；从做出演示到进入 RT-Thread 主线并获得中文嵌入式社区采用，中间需要与 RT-Thread 官方和 LiteX 上游的协调。GAO 开源替代是另一类：fpgacapZero 已证明厂商无关在线调试核可在 GW1NR-9 上工作，但达到 GAO 的实用水平还需要触发逻辑完善、波形前端（可嫁接 PulseView/sigrok）与和 Apicula 流程的集成，工作量超出单人范围。开源 MIPI demo 介于两者之间：Primer 25K 的硬核 D-PHY 在板上可用，但公开文档缺失，寄存器级配置知识只能以试错方式积累，过程类似当年 nand2mario 逆向 DDR3 原语。

需要官方动作。三个前置条件个人与社区无法替代：其一，MIPI D-PHY 硬核的用户级文档或非加密参考设计目前不公开，这是开源 MIPI demo 的前置条件；其二，GoAI 仓库停更于 2022-04，官方 AI 路线处于既不维护也未开源的状态；其三，GAO 的比特流内调试结构无官方文档，开源替代的开发成本因此显著偏高。高云对 Apicula 长期持"容忍共生"态度，但上述官方动作的时间表不可预期。

汇总而言，各空白的约束差异集中在三点：上游可移植资产的许可条款（GPL-3.0 或缺失 License）、官方文档与加密 IP 的开放程度、以及入门板卡的硬件配置。

20. 未来值得关注的开源方向

前十九章呈现的是高云开源生态的现状截面。本章换一个视角：哪些方向正处于"已出现明确信号、但尚未兑现"的状态，值得开发者在 2026–2027 年持续跟踪。判断标准为两条：一是已有可核实的近期进展（代码提交、Release、资助立项），二是该方向一旦兑现会改变现有工作流。每个方向均给出"观察信号"——读者可以自行盯住的仓库、Release 或 issue，以验证本章的预测是否成立。需要声明：本章含前瞻性判断，一律以"预计/有望/如果……则"表述，不构成承诺。

20.1 技术方向

20.1.1 GW5 开源化攻坚、VexiiRiscv 上车高云、混合流程纯化

GW5 开源化攻坚是目前确定性最高的技术方向，因为它有真金白银的资助背书。NLnet 基金会同时资助了 Apicula 本体（欧盟 NGI 计划，grant agreement No 825310 与 101069594）与"nextpnr for GW-5"专项，后者的公开目标是为 GW-5 家族补齐布局布线支持[7][241]。进展已经可见：Apicula 0.33（2026-08-25 发布）新增 GW5AT-60B chipdb（PR #531）并重写了 gowin_pack；nextpnr 于 2026-08-23 合入 GW5AT-60B 器件支持（commit b17408e2），而 GW5AST-138C 的初始支持早在 0.10（2026-03-12）即落地[169][257]。核心贡献者 yrabbit（568 次提交，Apicula 贡献量第一）主导 GW5A 全线的 DSP、HCLK、BSRAM、ADC 等原语逆向[169]。但必须写清天花板：时序估计（estimateDelay）2026 年 4 月才初始落地（nextpnr #1708），无 sign-off 级时序；SerDes 高速收发器完全缺失；Tang Primer 25K 与 Mega 138K 的 Flash 烧录在 openFPGALoader 中仍标 TBD[95]。**观察信号**：Apicula 的 Release 页面是否出现 SERDES 相关 changelog、nextpnr gowin uarch 目录的提交频率、NLnet 项目页的里程碑更新。如果 2027 年前 GW5AT-60B 走到与 GW2A-18 同等的"全链路实战可用"档位，则 Tang Console/Mega 60K 将成为纯开源流程可覆盖的最强国产器件。

VexiiRiscv 上车高云是一个"条件已备、案例未现"的方向。VexiiRiscv 是 SpinalHDL 作者的新一代 RISC-V 软核（245 star，2026-08-16 仍在推送），已在 LiteX 的 CPU 支持列表中，而 litex-boards 官方支持 12 个高云 target（其中 11 个为 Sipeed Tang 平台）——理论上 `--cpu-type=vexiiriscv` 可用于任何高云 target，但截至 2026-08 未找到公开的高云板卡移植实例（待验证）[277][150]。如果 VexiiRiscv 在 GW5 器件上跑通，其性能档位（对标 Linux-capable 应用处理器）有望明显超出现有 LiteX+Tang 组合常用的 VexRiscv 配置。**观察信号**：litex-boards 的 Tang 平台文件中是否出现 vexiiriscv 选项、VexiiRiscv 仓库的 demo 目录、以及 LiteX Wiki CPUs 页的更新。

混合流程纯化指向的是当前最硬的边界：DDR3 PHY 与 SerDes。现状是，凡涉及 DQS/DLL 原语的高速存储设计（如 tang_computer 的 DDR3）必须使用 Gowin EDA，LitePCIe 的 GW5A PCIe PHY 则依赖构建时下载的预编译闭源网表[50][278]。纯化的先例已经存在：nand2mario 的 ddr3-tang-primer-20k（75 star）仅用 OSER8_MEM/IDES8_MEM/DQS/DLL 原语实现了 DDR3-800，绕开官方加密 IP，且被 MiSTle-Dev 的 VIC20Nano 复用；LiteDRAM 也已有 gw2ddrphy.py 与 gw5ddrphy.py 两个 1:2 频率比 DDR3-800 PHY（BSD-2 许可）[236][279]。缺的一环是开源工具链对 DQS/DLL 原语的位流支持。如果 Apicula 补齐 DQS/DLL，则"DDR3 必须走官方工具"这一混合流程的最大成因将被消除。**观察信号**：Apicula issues 中关于 DQS/DLL/SerDes 的专项讨论、LiteDRAM Gowin PHY 的提交历史。

20.2 内容方向

20.2.1 MiSTer 移植潮、Tang Console 生态、开源仪器固件、AI 边缘推理萌芽

MiSTer 核心移植潮延续。截至 2026-09，仅 nand2mario 与 MiSTle-Dev 两大生态明示来源的 MiSTer/MiST 移植核心就达 13 个以上，加第三方移植后可在 Tang 板运行的复古核心约 18–20 个[280]。两条生态的健康度不同：MiSTle-Dev 系（Till Harbaum 主导）2026 年 8 月仍在高频更新（NanoMig 2026-08-25 push）；nand2mario 自 2025-12 起重心转向自研 x86 软核（z386 182 star 等），Tang 游戏线进入维护模式[235][8]。一个悬而未决的看点是 Sipeed 宣称"计划中"的 PS1/NeoGeo/MSX 核心——截至调研日未交付（待验证），这需要 138K 级器件支撑[281]。**观察信号**：MiSTle-Dev 组织的新核心仓库、nand2mario 的 z486_MiSTer 是否反哺 Tang 平台、Sipeed Wiki 的核心列表更新。

Tang Console 生态的看点在于它是全球少有的"开源固件栈定义的商业复古游戏机"：65×56mm，60K/138K 版本 2025-04 发售（预购价 69/99 美元），以 TangCore 为官方软件栈，Sipeed Wiki 页面直接致谢 nand2mario[281][29]。工具链侧，openFPGALoader 对 tangconsole 的 SRAM 与 Flash 烧录均已标 OK（是 GW5 板卡中唯一 Flash OK 的条目），加上 GW5AT-60B 刚进入 nextpnr/Apicula，Console 有望成为 GW5 世代"软硬栈最全"的开源目标平台[95]。已知缺口是 TangCore 尚无 savestate 与 per-core 配置菜单[8]。**观察信号**：TangCore 的 Release 页、openFPGALoader 对 Mega 138K Flash 的 TBD 状态是否解除。

开源仪器固件（OpenScope 路线）是一条"产品拆解→逆向→上游化"的新路径。OpenScope-2C53T（100 star，GPL-3.0）为 FNIRSI 2C53T（75 美元量产三合一仪器，内置 GW1N-UV2 负责 250MS/s ADC 采样）编写开源固件，2026-08-13 攻克 FPGA 冷启动自配置难题，逆向文档自称覆盖原厂固件的 98%[53]。其姊妹项目 gw1n2-apicula 将 GW1N-2 的逆向成果经 issue #515 上游化，GW1N-2 chipdb 已随 Apicula 0.33 合入——社区逆向成果进入官方上游的完整链路首次跑通[168]。如果这一模式复制到其他内置高云芯片的量产仪器（逻辑分析仪、信号源），"高云藏在消费品里"的故事线将产生更多开源硬件平台。**观察信号**：OpenScope-2C53T 的 release 与"不可用于真实测量"警告是否解除、Apicula 是否继续吸收 partType-1 家族（GW1N-1P5/2B/R-2/ZR-2）。

AI 边缘推理萌芽是四个内容方向中最不确定的一个。穷尽搜索显示，GitHub 上 gowin+cnn/npu/tinyml 相关仓库仅约 2 个：MicroCNN-TangNano20k（45 star，2026-08 创建，Tang Nano 20K 上量化 CNN 推理约 60ms@30MHz，含训练 notebook 与 UART loader 的完整端到端流程）与 TinyML_SOC[125]。官方 GoAI 3.0 SDK 于 2026-01 在官网发布，但闭源且需账号下载，与开源路线平行[123]。对照 Lattice sensAI 与 AMD FINN，高云在开源 AI 上是结构性空白——目前尚无与之对标的开源方案。**观察信号**：GitHub 搜索 `gowin cnn/npu/tinyml` 的命中数变化、MicroCNN 是否被复用或移植到 GW5 板卡。

下表汇总四个内容方向与一个技术主线的兑现判据，便于读者自行跟踪：

方向	当前状态（2026-08/09 实测）	观察信号	兑现判据
GW5 开源化	GW5AT-60B 刚入 Apicula 0.33 与 nextpnr；NLnet 双项目资助[7][257]	Apicula Release、nextpnr gowin 提交、NLnet 项目页	GW5 达到 GW2A 同等的全链路实战可用档位；SerDes 出现

MiSTer 移植潮	≥13 个明示移植核心；MiSTle-Dev 活跃，nand2mario 转维护[280][235]	MiSTle-Dev 组织新仓、z486_MiSTer 动向	138K 上出现 PS1/NeoGeo 级核心
Tang Console	官方复古掌机，TangCore 软件栈；烧录全 OK[95][281]	TangCore Release、openFPGALoader 兼容表	savestate 与 per-core 菜单落地；第三方核心增长
开源仪器固件	OpenScope-2C53T 冷启动打通；GW1N-2 已上游化[53][168]	OpenScope release、Apicula issue #515 后续 PR	出现第二、第三个量产仪器的开源固件
AI 边缘推理	开源侧仅约 2 个仓库；官方 GoAI 3.0 闭源[125][123]	GitHub 关键词计数、MicroCNN 复用情况	出现可被复用的开源推理加速器 IP

横向比较五条线索，可以发现一个共同的结构特征：它们都不是"从零起步的设想"，而是已有最小可行证据（一个 commit、一个 release、一次冷启动成功）、距离工程可用尚有明确缺口的中间状态。异常值是 AI 方向：其余四条线的缺口是"工程补全"，AI 的缺口则是"生态从无到有"，兑现周期预计最长。另一个值得注意的现象是治理结构：GW5 攻坚与仪器固件两条线都出现了"个人逆向→NLnet/YosysHQ 上游吸收"的路径，说明高云开源生态的增长高度依赖少数核心贡献者与外部资助，而非厂商投入——因此核心人物的活跃度可作为观察各方向兑现节奏的一个直观信号。

21. Geek 视角：从零开始的高云 FPGA 实践路线

前面二十章按维度把高云开源生态拆解了一遍，本章把结论压回一个具体问题：如果我今天拿到一块高云 FPGA 开发板，从零开始，应该先玩什么？以下路线与清单不是凭空推荐——每一项都对应前文核实过的仓库、价格与维护状态，标注的 star 数与日期为 2026 年 8 月至 9 月的调研快照。路线的隐含假设是：读者有一块百元以内的预算起点、业余时间投入、以及"先跑通再理解"的耐心。

21.1 实践路线

21.1.1 Day 1 → Day 7 → 第一个月 → 三个月的分阶段项目实践路线

阶段	买什么（含价格）	装什么工具	跑哪个仓库	预期看到什么	预期收获
Day 1	Tang Nano 9K（约 $13–15，AliExpress/Seeed）[76][77]	Gowin EDA 教育版（免 License）或 OSS CAD Suite 开源全家桶[73][202]	sipeed/TangNano-9K-example 的 led 工程，先烧预编译 .fs 再自建工程[4]	板载 LED 按位流逻辑闪烁	一次点灯同时验证板卡、下载器、软件环境三个变量
Day 2–7	同板，加数元级 SSD1306 OLED 或 ST7789 屏	同上；开源线可改用 Apio CLI/VS Code[96]	9K 仓 uart、spi_lcd 例程；英文线走 Lushay Labs 第 1–3 篇[4][100]	串口打印字符、屏上显示内容	UART 调试通道打通，这是此后一切项目的"printf"
第一个月	同板；月底加购 Tang Nano 20K（$16.74–37.77）[78]	沿用；开始在 Linux 下配置开源流	lanzhoo/TangNano9k_Tutorial 手搓 RISC-V，或 Lushay 第 10 篇自造 CPU；换板后跑 NESTang[58][100][5]	软核执行汇编/C 程序；NES 游戏画面出现在 HDMI 显示器上	理解"FPGA 里长出一颗 CPU"的完整链路
三个月	按方向三选一：Primer 25K Dock $29（MIPI/摄像头）、Tang Console 60K $69–89（复古整机）、Tang Mega 138K Dock $129.60（大逻辑/Linux）[81][88][85]	Gowin EDA + 开源流双装并用	linux-on-litex-vexriscv 跑主线 Linux；或 fork 一个 MiSTle 核心做移植；或复现 lambdaeth 的 TCP 实测[13][31][50]	Linux 终端登录提示符；自己移植的核心跑通一款游戏	从"复现者"变成"贡献者"，具备向社区回流成果的能力

这条路线的节奏设计有三个依据。第一，**Day 1 的唯一目标刻意收窄为点灯**：点灯工程是排除硬件、线缆、驱动、软件四类故障的最小用例，官方 example 仓自带预编译比特流，可以先烧现成 .fs 确认硬件无恙，再回头搭编译环境，把"环境错"与"代码错"解耦[4]。第二，**换板时机由资源需求触发而非时间触发**：Nano 9K 的 8,640 LUT4 上限大约是 PicoRV32 级软核加简单外设，当学习者开始想做 SDRAM 帧缓存、跑 LiteX 或复古核心时，20K 档（20,736 LUT4 + 32bit SiP SDRAM）就成为必需品——这正是第 3 章所称"每美元 LUT 最优"的甜点区[78]。第三，**三个月节点的三选一对应生态中内容最厚的三条成熟链路**：MIPI 视觉、复古游戏、LiteX Linux（详见第 14 章的三条链路），任何一条都有现成的仓库、视

频与社区答疑渠道兜底，不会在三个月内撞上无人区。一个务实的提醒：调试用 openFPGALoader 写 SRAM（秒级、掉电丢失），定型后才写内部 Flash，这个习惯从第一周就该建立[95]。

21.2 终极推荐清单

以下六个清单是对全书调研结论的收敛：项目与 GitHub 仓的口径与第 13 章 Top 20 一致，板卡与第 3 章"五板推荐"一致，视频与第 12 章清单一致，商业方向与第 17、19 章一致。每项只给一句话理由，理由背后的证据链可在对应章节复查。

21.2.1 最有意思的 10 个项目 / 最值得买的 5 块开发板 / 最值得学习的 10 个 GitHub 项目

最有意思的 10 个项目（以"跑起来那一刻的成就感"排序，非 star 排序）：

#	项目	一句话理由
1	NESTang（453★）[5]	高云生态影响力最大的项目，百元板变红白机，编译烧录即可玩
2	486Tang（127★）[37]	信用卡大小的 486 PC，DOS 6.22 日常可用，DOOM 实拍可证
3	MiSTeryNano（252★）[31]	Atari STE 完整移植，附 23 集开发纪实，学习移植方法论的最佳样本
4	NanoMig（203★）[235]	Amiga 在低价高云板上复活，68020 加速仍在活跃开发
5	SNESTang（290★）[30]	16 位主机周期精确移植范本，含 BSRAM 存档与 Verilator 仿真环境
6	tang_computer[50]	Primer 20K 变身完整 Linux 终端，bringup_log 是最好的混合流程教材
7	OpenScope-2C53T（100★）[53]	把 75 美元量产示波器重写为开源平台，逆向过程本身极具观赏性
8	GoWinSDR（130★）[35]	高云唯一成体系开源 SDR，双机 4Mbps 实测（注意无 LICENSE）
9	MicroCNN-TangNano20k（45★）[125]	$25 级板卡上最完整的量化 CNN 端到端流程，60ms@30MHz 有据可查
10	lambdaeth[132]	高云首个开源 TCP/DHCP 协议栈，138K Pro 实测 TCP 上行 24.75MB/s

这份清单刻意保留了两个"低 star 高信息密度"的项目（tang_computer 与 lambdaeth 均为 0–2 star 的新仓）：它们代表了 2026 年生态增量的方向——Linux 整机与高速网络，而前 5 名的复古项目代表存量优势。若只能玩一个，仍选 NESTang：它是唯一被 Sipeed 官方收录进 example 仓并配套零售套件的社区项目，"第一次成功"的确定性最高[5]。

最值得买的 5 块开发板（与第 3 章五维评估结论一致）：

#	板卡	参考价	一句话理由
1	Tang Nano 9K	约 $13–15[76][77]	入门首选：非易失即开即用，教程密度与开源工具链支持均为全生态最高
2	Tang Nano 20K	$16.74–37.77[78]	甜点板：每美元 LUT 最优，RISC-V Linux 与复古游戏通吃
3	Tang Primer 25K（Dock 套装）	$29[81]	进阶首选：22nm + 硬核 MIPI D-PHY，同价位几乎没有对手
4	Tang Mega 138K NEO Dock	$129.60[85]	大逻辑/SoC 验证首选：138K LUT + AE350 硬核，教育版 IDE 已免费支持

5	Tang Console 60K	$69–89[88]	游戏/客厅首选：Tang Core 五核心整机，MiSTer 的三分之一价替代

五块板构成一条无断档的进阶路径：$13 入门、$20 软核、$29 的 22nm MIPI、$130 硬核 RISC-V 大逻辑，每个台阶的价格增幅与能力增幅基本匹配。需要提醒的采购变量是渠道价差——同一型号在 AliExpress、淘宝、Seeed 之间价差可达 2 倍，下单前值得比价[77]。

最值得学习的 10 个 GitHub 项目（以"读懂它对工程师能力的提升"排序）：

#	仓库	一句话理由
1	sipeed/TangNano-20K-example（208★）[21]	官方最活跃示例仓：点灯到 LiteX/Linux/NESTang 一仓通览
2	lushaylabs/tangnano9k-series-examples（147★）[33]	最佳系统教程的配套代码，每篇图文都有可构建工程
3	lanzhoo/TangNano9k_Tutorial（33★）[58]	中文最体系化的"从零设计 RISC-V CPU"step-by-step（木兰 PSL-2.0）
4	nand2mario/usb_hid_host（176★）[16]	不足 300 LUT 的无 CPU USB HID 主机核，教科书级的协议 RTL
5	zf3/psram-tang-nano-9k（104★）[38]	约 200 行 Verilog 替代官方约 1000 LUT 加密 IP，复古社区事实标准
6	nand2mario/ddr3-tang-primer-20k（75★）[236]	绕开官方加密 IP 的 DDR3-800 控制器+自研 PHY，逆向工程范本
7	stnolting/neorv32（2241★）[234]	文档质量标杆的 RISC-V 软核，官方同时提供 Gowin EDA 与开源流两套模板
8	litex-hub/litex-boards（495★）[150]	12 个高云 target，读懂它就读懂了"用 Python 拼 SoC"的现代流程
9	YosysHQ/apicula（684★）[3]	高云开源流程的咽喉组件，fuzzing 逆向比特流的方法论值得通读
10	ZiyangYE/verilog_UDP（12★）[133]	最亲民的百兆 UDP 栈：ARP/ping 全通，附 Verilator 仿真回归

这份"学习清单"与前面的"有意思清单"刻意错开：前者按可玩性排，后者按代码密度与可迁移性排。三个存储/接口 IP（usb_hid_host、两个存储控制器）虽停更于 2022–2025 年，但均被下游核心持续复用——对已收敛的基础件，停更是成熟度证据而非缺陷[16][38][236]。学习顺序建议：先 example 仓建立工程直觉，再读 IP 核理解接口协议，最后啃 Apicula 理解工具链本身。

21.2.2 最值得看的 10 个视频 / 最值得研究的 5 个开源 Toolchain / 最可能发展成商业产品的 10 个方向

最值得看的 10 个视频/系列（与第 12 章候选清单一致，按推荐观看顺序）：

#	视频/系列	作者	一句话理由
1	高云 FPGA 课程·软件篇（9 集，48015 播放实测）[67]	高云官方	Gowin EDA 全流程最系统的中文官方课
2	高云 FPGA 课程·硬件篇[67]	高云官方	硬件设计注意事项与 MIPI 基础，硬件工程师必补

3	高云 FPGA 初级教程（18 课时）[211]	高云官方	项目驱动入门，2023 年新版编排
4	TANG NANO 9K 开发板应用（36 集）[214]	ZQ坐看云起时（账号已注销，视频可看）	Tang Nano 最系统的中文实操，配 Gitee 源码
5	小梅哥高云 FPGA 系列教程[213]	小梅哥FPGA	讲解细致，覆盖软件安装到 IP 配置
6	小梅哥 2025 高云开源课程（for ACG720）[213]	小梅哥FPGA	2025 年持续更新，学 Arora V 新品的优先选择
7	正点原子 GW2ALV18 发布+配套教程[215]	正点原子	44 例程 + 1300+ 页文档，"教程即产品文档"级完整度
8	MiSTeryNano 开发纪实（23 集）[31]	Till Harbaum	公开资料中少见的高云板真实项目长周期影像档案
9	Mister JBam Tang Nano 20K 播放列表[219]	Mister JBam	法语但步骤可视化，复古核装机实操对照
10	斑梨电子 Nano 20K / Primer 20K 演示两片[216]	斑梨电子	合计不到 3 分钟，购板前建立"这板能跑到什么程度"的直觉

观看路径的实用建议与第 12 章一致：中文学习者按 1→4→7 走通"工具课→板卡实操→体系化例程"，有英文能力且志在进阶者补第 8 项；第 10 项虽无教学价值，却是成本最低的购板决策触点。注意第 4 项 UP 主账号已注销但 36 集视频与配套源码仍可正常访问，不要因账号状态误判资源失效[214]。

最值得研究的 5 个开源 Toolchain（按对生态的杠杆大小排序）：

#	Toolchain	一句话理由
1	Project Apicula（684★，NLnet 资助）[3]	高云开源化的咽喉：12 器件 chipdb，0.33 新增 GW1N-2 与 GW5AT-60B
2	openFPGALoader（1716★）[95]	一条命令烧录 SRAM/Flash，14 款高云板卡在兼容列表，替代官方 Programmer
3	litex-boards（495★）[150]	一条命令生成带 DDR3/以太网/PCIe/HDMI 的 RISC-V SoC，高云支持最全的上游框架
4	Apio[96]	当前最活跃的新手入口：CLI + VS Code 插件双形态，正式支持 GOWIN 第三架构
5	Amaranth HDL[204]	唯一在核心库内置 Gowin vendor 平台的高层 HDL，同一代码可切换开源/官方后端

五者的关系是"四件套加一层抽象"：Apicula 与 openFPGALoader 解决比特流的生成与落地，litex-boards 解决系统级集成，Apio 解决构建体验，Amaranth 解决描述语言。研究价值最高的是 Apicula——其 fuzzing 方法论（以官方 EDA 为编译 oracle 做差分逆向）可迁移到任何闭源 FPGA 家族；而最务实的投入是熟悉 litex-boards，因为高云 12 个 target 覆盖了从 Nano 9K 到 Mega 138K Pro 的全系[150][3]。

最可能发展成商业产品的 10 个方向（与第 17、19 章的产品化与空白分析一致，按就绪度排序）：

#	方向	关键依据	一句话理由
1	复古游戏整机与核心生态	Tang Console 已量产，TangCore 固件 Apache-2.0[88][8]	唯一已被市场验证的整机品类，核心生态仍在扩张

2	USB 逻辑分析仪	SLogic16U3（$69，800MS/s@4CH）在售；FoLogic 提供全开源 HDL[97][171]	量产先例 + 开源替代并存，Sigrok 生态已打通
3	量产仪器的开源固件增值	OpenScope-2C53T 冷启动自配置已打通，逆向覆盖自称 98%[53]	"廉价硬件 + 开源固件"自发形成增值生态的范本
4	可商用 IP 核（USB/存储）	usb_hid_host 与两个存储控制器均为 Apache-2.0、无厂商原语[16][38]	生态中 License 最干净的可直接集成资产
5	MIPI 摄像头/视频方案	Primer 25K 硬核 D-PHY 在板；官方 ISP 等 192 条 IP 目录[81][9]	商用需求真实，开源 demo 空白即差异化空间
6	边缘 AI 参考设计	GoAI 停更于 2022-04，社区仅 MicroCNN/TinyML_SOC 两个可用基线[125][119]	官方与社区双侧未成势，首个完整参考设计将定义基线
7	以太网网关/网络设备原型	lambdaeth 实测 TCP 上行 24.75MB/s；LiteEth 有 GW5 PHY[132]	138K Pro 的硬指标已达标，缺整机化与文档化
8	开源 SDR	GoWinSDR 纯 Verilog 基带双机 4Mbps 实测[35]	技术可行性已证，License 补全与射频板量产是下一道坎
9	工业总线与 FOC 移植	FPGA-CAN（356★）/FPGA-FOC（957★）平台无关可移植；官方 DK_Motor 证明需求[140]	`gowin modbus/can/foc` 检索全部为零命中的实锤空白
10	低端板 RMII 以太网扩展板	litex-boards 仅 2/12 个高云 target 有千兆以太网（Primer 20K 另有 RMII 百兆路径）；verilog_UDP 就绪[133][150]	一块 PMOD 扩展板 + 约束 + 教程即可改写"入门板无网络"

首先需要提示的是 License 合规风险：GoWinSDR 与 MicroCNN 均无 LICENSE 文件，FPGA-CAN/FOC 为 GPL-3.0，商用立项前须先解决授权问题[35][140]。就风险结构而言，这十个方向可分两类：前四项已有量产或市场验证的先例，主要不确定项在执行层面；后六项对应第 19 章所列的实锤空白（检索零命中或仅个位数零星项目），主要不确定项在需求验证。

从一块 $13 的 Nano 9K 到一个可能的产品方向，这条路径上的每一环——板卡、工具链、教程、可复用 IP、量产先例——在前二十章中都已有据可查。剩下的唯一变量是动手。

参考文献

[1] gowinsemi 账号仓库列表（GitHub API）. https://api.github.com/users/gowinsemi/repos
[2] GOWIN-FPGA 组织仓库列表（GitHub API）. https://api.github.com/users/GOWIN-FPGA/repos
[3] Project Apicula - GitHub. https://github.com/YosysHQ/apicula
[4] TangNano-9K-example - GitHub. https://github.com/sipeed/TangNano-9K-example
[5] NESTang - GitHub. https://github.com/nand2mario/nestang
[6] AliExpress：Tang Nano 9K 在售 listing. https://www.aliexpress.com/w/wholesale-tang-nano-9k-fpga.html
[7] NLnet 项目页：Apicula. https://nlnet.nl/project/Apicula/
[8] TangCore - GitHub. https://github.com/nand2mario/tangcore
[9] 高云官网 IP and Reference Design 目录. https://www.gowinsemi.com/en/support/ip/
[10] GitHub 搜索：gowin 关键词仓库计数. https://github.com/search?q=gowin&type=repositories
[11] GitHub Topics：gowin. https://github.com/topics/gowin
[12] openFPGALoader - GitHub. https://github.com/trabucayre/openFPGALoader
[13] linux-on-litex-vexriscv - GitHub. https://github.com/litex-hub/linux-on-litex-vexriscv
[14] sipeed 组织仓库全量枚举（GitHub API）. https://api.github.com/orgs/sipeed/repos?per_page=100
[15] z386 - GitHub. https://github.com/nand2mario/z386
[16] usb_hid_host - GitHub. https://github.com/nand2mario/usb_hid_host
[17] GOWIN_UAC2_Main - GitHub. https://github.com/GOWIN-FPGA/GOWIN_UAC2_Main
[18] OC8051_V1.0 - GitHub. https://github.com/GOWIN-FPGA/OC8051_V1.0
[19] USB-2.0-Audio - GitHub. https://github.com/GOWIN-FPGA/USB-2.0-Audio
[20] TangPrimer-20K-example - GitHub. https://github.com/sipeed/TangPrimer-20K-example
[21] TangNano-20K-example - GitHub. https://github.com/sipeed/TangNano-20K-example
[22] TangNano-4K-example - GitHub. https://github.com/sipeed/TangNano-4K-example
[23] TangMega-138KPro-example - GitHub. https://github.com/sipeed/TangMega-138KPro-example
[24] TangMega-138K-example - GitHub. https://github.com/sipeed/TangMega-138K-example
[25] TangPrimer-25K-example - GitHub. https://github.com/sipeed/TangPrimer-25K-example
[26] Tang-Nano-examples - GitHub. https://github.com/sipeed/Tang-Nano-examples
[27] TangNano-1K-examples - GitHub. https://github.com/sipeed/TangNano-1K-examples
[28] TangMega-60K-example - GitHub. https://github.com/sipeed/TangMega-60K-example
[29] Sipeed Wiki：Tang Console 开发板页（例程指向 Mega 仓与 TangCore）. https://wiki.sipeed.com/hardware/en/tang/tang-console/mega-console.html
[30] SNESTang - GitHub. https://github.com/nand2mario/snestang
[31] MiSTeryNano - GitHub. https://github.com/MiSTle-Dev/MiSTeryNano
[32] NanoMig - GitHub. https://github.com/harbaum/NanoMig
[33] tangnano9k-series-examples - GitHub. https://github.com/lushaylabs/tangnano9k-series-examples
[34] C64Nano - GitHub. https://github.com/MiSTle-Dev/C64Nano
[35] GoWinSDR - GitHub. https://github.com/ConstStrings/GoWinSDR
[36] GbHdmi - GitHub. https://github.com/Martoni/GbHdmi
[37] 486Tang - GitHub. https://github.com/nand2mario/486tang
[38] psram-tang-nano-9k - GitHub. https://github.com/zf3/psram-tang-nano-9k
[39] GBATang - GitHub. https://github.com/nand2mario/gbatang
[40] TangNanoDCJ11MEM - GitHub. https://github.com/ryomuk/TangNanoDCJ11MEM
[41] WonderTANG - GitHub. https://github.com/lfantoniosi/WonderTANG

[42] gowin_fpga_tutorials - GitHub. https://github.com/verilog-indeed/gowin_fpga_tutorials
[43] Pacman-TangNano9k - GitHub. https://github.com/harbaum/Pacman-TangNano9k
[44] BigPig-Bro/Gowin 例程库 - GitHub. https://github.com/BigPig-Bro/Gowin
[45] A2600Nano - GitHub. https://github.com/MiSTle-Dev/A2600Nano
[46] MDTang - GitHub. https://github.com/nand2mario/mdtang
[47] verilator_gowin - GitHub. https://github.com/fredrequin/verilator_gowin
[48] NanoApple2 - GitHub. https://github.com/MiSTle-Dev/NanoApple2
[49] tang-monitor - GitHub（2★，2026-08-26 API 实测）. https://github.com/kami4ka/tang-monitor
[50] tang_computer - GitHub. https://github.com/kami4ka/tang_computer
[51] tang_mp3_player - GitHub. https://github.com/kami4ka/tang_mp3_player
[52] gw1n2-apicula - GitHub. https://github.com/DavidClawson/gw1n2-apicula
[53] OpenScope-2C53T - GitHub. https://github.com/DavidClawson/OpenScope-2C53T
[54] pci-ddr-gowin-tangmega138kpro - GitHub. https://github.com/Lamagraph/pci-ddr-gowin-tangmega138kpro
[55] 2025_FPGARACE_Gowin_1 - GitHub. https://github.com/RyanFPGA/2025_FPGARACE_Gowin_1
[56] Tang-FPGA-Studio - GitHub. https://github.com/atmarachchige0081/Tang-FPGA-Studio
[57] fpga-blinky - GitHub. https://github.com/HughF/fpga-blinky
[58] lanzhoo/TangNano9k_Tutorial - Gitee. https://gitee.com/lanzhoo/TangNano9k_Tutorial
[59] lanzhoo/fpga-based-mcu-design - Gitee. https://gitee.com/lanzhoo/fpga-based-mcu-design
[60] zhouqiaowen/tang-nano-9k-code - Gitee. https://gitee.com/zhouqiaowen/tang-nano-9k-code
[61] gu-cy/tangprimer20k - Gitee. https://gitee.com/gu-cy/tangprimer20k
[62] SparrowRV 小麻雀处理器 - Gitee. https://gitee.com/kong-yiji/SparrowRV
[63] gowin-ae350-linux - Gitee. https://gitee.com/uyami/gowin-ae350-linux
[64] jonahlew/TangNano-20K-example（个人镜像）- Gitee. https://gitee.com/jonahlew/TangNano-20K-example
[65] ChipCamp/TangNano-20K-example（官方同步镜像）- GitCode. https://gitcode.com/ChipCamp/TangNano-20K-example
[66] Sipeed 官方 Gitee 组织页. https://gitee.com/sipeed
[67] 高云半导体 FPGA 课程-软件篇（B 站）. https://www.bilibili.com/video/BV1UK4y1A7ak
[68] 正点原子 GW2ALV18 开发板资料中心. http://www.openedv.com/docs/build/html/boards/fpga/GW2A18.html
[69] DS100 GW1N 系列 FPGA 产品数据手册 - 高云半导体. https://cdn.gowinsemi.com.cn/DS100-2.6.4_GW1N系列FPGA产品数据手册.pdf
[70] LittleBee FPGA 产品页 - 高云半导体. https://www.gowinsemi.com/en/product/littlebee_fpga/
[71] GOWIN Semiconductor GW2A 系列介绍 - SoEl. https://read.soel.ru/SoEl_2023-4pr/13/
[72] Arora V FPGA 产品页（系列表与封装表）- 高云半导体. https://www.gowinsemi.com/en/product/arorav_fpga/
[73] Tang 系列 IDE 安装与支持矩阵 - Sipeed Wiki. https://wiki.sipeed.com/hardware/zh/tang/common-doc/get_started/install-the-ide.html
[74] Tang Nano 1K - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-1K/Nano-1k.html
[75] Tang Nano 4K - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-4K/Nano-4K.html
[76] Tang Nano 9K - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-9K/Nano-9K.html
[77] Tang Nano 9K 商品页 - Seeed Studio. https://www.seeedstudio.com/Tang-Nano-9k-FPGA-board-Gowin-GW1NR-9-FPGA-8640-LUT4-6480-flip-flops-p-5381.html
[78] Tang Nano 20K - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/tang-nano-20k/nano-20k.html
[79] Sipeed 发布 Tang Nano 20K - Hackster News. https://www.hackster.io/news/sipeed-launches-its-tang-nano-20k-fpga-dev-board-with-a-linux-demo-and-nes-emulator-bundle-ae3c972b2c39

[80] Tang Primer 20K - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/tang-primer-20k/primer-20k.html

[81] Tang Primer 25K - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/tang-primer-25k/primer-25k.html

[82] Sipeed 发布 Tang Primer 25K 模组 - Hackster News. https://www.hackster.io/news/sipeed-unveils-the-ultra-compact-tang-primer-25k-fpga-module-and-dock-carrier-board-69a6b1cd7910

[83] Tang Mega 60K - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/tang-mega-60k/mega-60k.html

[84] Tang Mega 138K - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/tang-mega-138k/mega-138k.html

[85] Tang Mega 138K Dock 发布与定价 - electronics-lab. https://www.electronics-lab.com/sipeed-showcases-tang-mega-138k-dock-with-gowin-series-fpga/

[86] Tang Mega 138K Pro Dock 商品页 - youyeetoo. https://youyeetoo.com/products/sipeed-tang-mega-138k-pro-dock

[87] Tang Mega 138K Pro Dock 介绍 - electronics-lab. https://www.electronics-lab.com/the-tang-mega-138k-pro-dock-is-sipeeds-new-risc-v-fpga-development-board/

[88] Tang Console - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/tang-console/retro-console.html

[89] Sipeed Takes on the Mighty MiSTer with Its Tang Console - Hackster News. https://www.hackster.io/news/sipeed-takes-on-the-mighty-mister-with-its-tang-console-fpga-development-board-112a417b3ec6

[90] Best FPGA Development Boards for Beginners - Microcontrollers Lab. https://microcontrollerslab.com/best-fpga-development-boards-for-beginners-buying-guide/

[91] 开发套件列表 - 高云半导体官网. https://www.gowinsemi.com/en/support/devkits/37/

[92] DK-START-GW2A18 商品页 - 立创商城. https://item.szlcsc.com/352891.html

[93] DK-START-GW2A18 V2.0 开发套件 - Mouser. https://www.mouser.cn/new/gowin/gowin-dk-start-gw2a18-v20-dev-kit/

[94] TEC0117 TRM - Trenz Electronic Wiki. https://wiki.trenz-electronic.de/display/PD/TEC0117+TRM

[95] openFPGALoader 支持板卡列表. https://trabucayre.github.io/openFPGALoader/compatibility/board.html

[96] Apio 支持板卡列表 - FPGAwars. https://fpgawars.github.io/apio/docs/supported-boards/

[97] SLogic16U3 介绍 - Sipeed Wiki. https://wiki.sipeed.com/hardware/en/logic_analyzer/slogic16u3/Introduction.html

[98] SLogic16U3 拆解评测 - whid.ninja. https://www.whid.ninja/blog/teardown-review-sipeeds-slogic-16u3-an-affordable-logic-analyzer-for-any-wallet

[99] FNIRSI 2C53T 拆解：GW1N-UV2 方案 - 与非网. https://www.eefocus.com/article/2074129.html

[100] Lushay Labs Tang Nano 9K Series 官网目录（11 篇，第 11 篇为 Composite Video）. https://learn.lushaylabs.com/tang-nano-series/

[101] juj/gowin_fpga_code_generators（PLL 计算器等网页工具）. https://github.com/juj/gowin_fpga_code_generators

[102] TangNano-9K-example Internet_learning_resources 目录（引用社区教程）. https://github.com/sipeed/TangNano-9K-example/tree/main/Internet_learning_resources

[103] lushaylabs/lushay-code（插件停更）- GitHub. https://github.com/lushaylabs/lushay-code

[104] hdl-util/hdmi - GitHub. https://github.com/hdl-util/hdmi

[105] verilog-indeed/nano4k_hdmi_tx - GitHub. https://github.com/verilog-indeed/nano4k_hdmi_tx

[106] YosysHQ/apicula issue #225 - GitHub. https://github.com/YosysHQ/apicula/issues/225

[107] alebal123bal/Gowin_FPGA_CV - GitHub. https://github.com/alebal123bal/Gowin_FPGA_CV

[108] Sipeed wiki: Tang Mega 138K Pro - GitHub. https://github.com/sipeed/sipeed_wiki/blob/main/docs/hardware/en/tang/tang-mega-138k/mega-138k-pro.md

[109] sipeed/TangMega-138K-example issue #1 - GitHub. https://github.com/sipeed/TangMega-138K-example/issues/1

[110] Gowin ISP IP - gowinsemi.com. https://www.gowinsemi.com/en/support/ip_detail/228/

[111] Gowin Semiconductor Announces ISP IP Core - Design-Reuse. https://www.design-reuse.com/news/10460-gowin-semiconductor-announces-their-isp-image-signal-processor-ip-core-and-solution/

[112] nand2mario/sdram-tang-nano-20k - GitHub. https://github.com/nand2mario/sdram-tang-nano-20k

[113] nand2mario: MCU for better FPGA gaming - nand2mario.github.io. https://nand2mario.github.io/posts/2025/mcu_for_better_fpga_gaming/

[114] MiSTle-Dev/FPGA-Companion - GitHub. https://github.com/MiSTle-Dev/FPGA-Companion

[115] juj/gowin_flipflop_drainer - GitHub. https://github.com/juj/gowin_flipflop_drainer

[116] 高云半导体 B 站官方账号（含《实用篇》MIPI 转 HDMI 课程）- bilibili. https://space.bilibili.com/1930822744

[117] GitHub Search API 穷尽检索（gowin cnn/npu/tinyml，total_count=2）. https://api.github.com/search/repositories?q=gowin+cnn+OR+gowin+npu+OR+gowin+tinyml

[118] GoAI 首发新闻稿（2019-09，78x performance gain）- Gowin Semiconductor. https://www.gowinsemi.com/en/about/detail/latest_news/43/

[119] gowinsemi/GoAI - GitHub（27★，最后 push 2022-04-11）. https://github.com/gowinsemi/GoAI

[120] GoAI 2.0 SDK 用户文档（tflite flatbuffers 自动生成加速器配置）- Gowin. https://www.gowinsemi.com/upload/database_doc/1341/document/60176d22b0ede.pdf

[121] GoAI 官方页面（多个参考设计标注 Coming Soon）- Gowin Semiconductor. https://www.gowinsemi.com/en/market/featured/11/

[122] 高云停产通知（PDN）文档索引（DK_GoAI_GW1NSR，GPDN-2024-DP002）- Gowin. https://www.gowinsemi.com.cn/document/index

[123] GoAI 3.0 SDK 与用户指南文档库条目（2026-01）- Gowin Semiconductor. https://gowinsemi.com/en/document/main/database/3343/

[124] SweiryDev/MicroCNN-TangNano20k - GitHub API 实测（45★，2026-08-10 创建，无 LICENSE）. https://api.github.com/repos/SweiryDev/MicroCNN-TangNano20k

[125] MicroCNN-TangNano20k README（60ms@30MHz、复现流程）- GitHub. https://github.com/SweiryDev/MicroCNN-TangNano20k

[126] XuZhanhe-Chi/TinyML_SOC - GitHub（GW5A-25A KWS SoC，Apache-2.0）. https://github.com/XuZhanhe-Chi/TinyML_SOC

[127] XuZhanhe-Chi/TinyML_NPU - GitHub（INT8 NPU + 编译器）. https://github.com/XuZhanhe-Chi/TinyML_NPU

[128] Ternarycore/neural-spatial-upscaler - GitHub（三值 CNN 超分，待验证）. https://github.com/Ternarycore/neural-spatial-upscaler

[129] Xinyuan-LilyGO/T-FPGA - GitHub（ESP32-S3 + GW1NSR-4C，AI 在 ESP32 侧）. https://github.com/Xinyuan-LilyGO/T-FPGA

[130] litex-boards Gowin targets（sipeed_tang_mega_138k / 138k_pro）- GitHub. https://github.com/litex-hub/litex-boards/tree/master/litex_boards/targets

[131] liteeth/phy/gw5rgmii.py - GitHub. https://github.com/enjoy-digital/liteeth/blob/master/liteeth/phy/gw5rgmii.py

[132] key2/lambdaeth - GitHub. https://github.com/key2/lambdaeth

[133] ZiyangYE/verilog_UDP - GitHub. https://github.com/ZiyangYE/verilog_UDP

[134] usb2_soft demo（TangMega-138KPro-example）- GitHub. https://github.com/sipeed/TangMega-138KPro-example/tree/main/usb2_soft

[135] GOWIN-FPGA 官方 GitHub 账号仓库列表 - GitHub. https://github.com/GOWIN-FPGA

[136] litepcie/phy/gw5apciephy.py - GitHub. https://github.com/enjoy-digital/litepcie/blob/master/litepcie/phy/gw5apciephy.py

[137] 高云 GW5AT-138K PCIe 2.0 x4 DMA 演示报道 - 电子发烧友. https://www.elecfans.com/d/4004319.html

[138] key2/gowin-serdes - GitHub. https://github.com/key2/gowin-serdes

[139] GitHub 搜索 "gowin can"（结果与 CAN 总线无关）- GitHub. https://github.com/search?q=gowin+can&type=repositories

[140] WangXuan95/FPGA-CAN - GitHub. https://github.com/WangXuan95/FPGA-CAN

[141] LiteX CHANGES.md（2023.08 起含 Gowin GW5RGMII PHY）- GitHub. https://github.com/enjoy-digital/litex/blob/master/CHANGES.md

[142] 基于 GW5A-LV25+RTL8211F 的千兆 UDP 工程（付费源码，非开源）- CSDN. https://blog.csdn.net/qq_41667729/article/details/148188321

[143] gowinsemi/USB2I2S（2022-04 停更）- GitHub. https://github.com/gowinsemi/USB2I2S

[144] StellatoL/FPGARACE_2025_Gowin_3 - GitHub. https://github.com/StellatoL/FPGARACE_2025_Gowin_3

[145] Gowin RiscV_AE350 SoC 硬件设计用户手册（MUG1031）- 高云半导体. https://cdn.gowinsemi.com.cn/MUG1031-1.1_Gowin_RiscV_AE350_SOC硬件设计用户手册.pdf

[146] JohnsonZha0/EthernetStudy - GitHub. https://github.com/JohnsonZha0/EthernetStudy

[147] qubeck78/tangyRiscVSOC - GitHub. https://github.com/qubeck78/tangyRiscVSOC

[148] Tang Mega 138K Pro 板卡文档（SerDes 规格）- Sipeed Wiki. https://wiki.sipeed.com/hardware/en/tang/tang-mega-138k/mega-138k-pro.html

[149] OpenCores CAN 控制器项目 - OpenCores. https://opencores.org/projects/can

[150] litex-boards - GitHub. https://github.com/litex-hub/litex-boards

[151] gowin_dim08.md 调研记录（GitHub 仓库搜索 API，2026-08-26）. https://api.github.com/search/repositories?q=gowin+modbus

[152] gowin_wide07.md 调研记录（8 组 web 搜索阴性结果）. https://github.com/search?q=gowin+ethercat&type=repositories

[153] GitHub topic: plc. https://github.com/topics/plc

[154] Stepper-Motor-Driver-Verilog - GitHub. https://github.com/ykurt52/Stepper-Motor-Driver-Verilog

[155] 高云 GW1N-4 开发板步进电机控制评测 - 电子工程世界论坛. https://bbs.eeworld.com.cn/thread-1192208-1-1.html

[156] fpga-buck-converter - GitHub. https://github.com/tusharpathaknyu/fpga-buck-converter

[157] FPGA-FOC - GitHub. https://github.com/WangXuan95/FPGA-FOC

[158] ZipCPU/dblclockfft - GitHub. https://github.com/ZipCPU/dblclockfft

[159] FPGA-SDcard-Reader - GitHub. https://github.com/WangXuan95/FPGA-SDcard-Reader

[160] 高云 FAE 访谈：免费 EDA 与 IP 库 - ipXchange. https://ipxchange.tech/product-news/exploring-fpga-innovation-gowin-semiconductors-pioneering-technology/

[161] Gowin V1.9.12 TÜV Certified for ISO26262 & IEC61508 - 官方新闻. https://www.gowinsemi.com/en/about/detail/latest_news/94/

[162] Gowin V1.9.12.03 Software Release Note（RN100）. https://www.gowinsemi.com/en/support/database/1860/

[163] GoWinSDR README（测试结果节）. https://github.com/ConstStrings/GoWinSDR/blob/master/README.MD

[164] GitHub REST API：ConstStrings/GoWinSDR（license: null）. https://api.github.com/repos/ConstStrings/GoWinSDR

[165] ebubekirtascieee/Custom-1240MHz-SDR-PCB-and-Software - GitHub. https://github.com/ebubekirtascieee/Custom-1240MHz-SDR-PCB-and-Software

[166] Davidlsy/FPGA_FH_SDR_AntiJamming_CommSystem - GitHub. https://github.com/Davidlsy/FPGA_FH_SDR_AntiJamming_CommSystem

[167] EEVblog 论坛：FNIRSI 2C53T 讨论帖. https://www.eevblog.com/forum/testgear/new-handheld-scopedmm-fnirsi-2c53t-2ch-50mhz250msps-(aug-2024

[168] YosysHQ/apicula issue #515：Add GW1N-2 support. https://github.com/YosysHQ/apicula/issues/515

[169] YosysHQ/apicula Releases（0.33 changelog）. https://github.com/YosysHQ/apicula/releases

[170] Sipeed SLogic16U3 用户指南（Sipeed Wiki）. https://wiki.sipeed.com/hardware/en/logic_analyzer/slogic16u3/User_Guide.html

[171] yuzhe-TheFool/logic_gowin_pro（FoLogic HDL）- GitHub. https://github.com/yuzhe-TheFool/logic_gowin_pro

[172] sipeed/slogic16u3-tools - GitHub. https://github.com/sipeed/slogic16u3-tools

[173] litex-boards platforms 目录（sipeed_slogic16u3.py）- GitHub. https://github.com/litex-hub/litex-boards/tree/master/litex_boards/platforms

[174] watermeko/FFTonRiscV - GitHub. https://github.com/watermeko/FFTonRiscV

[175] huangjintaoa/Gowin_FPGA_IP_FIR_filter_design - GitHub. https://github.com/huangjintaoa/Gowin_FPGA_IP_FIR_filter_design

[176] ZipCPU（dblclockfft / dspfilters / cordic / sdr / fftdemo）- GitHub. https://github.com/ZipCPU

[177] litex-boards targets 目录 - GitHub API. https://api.github.com/repos/litex-hub/litex-boards/contents/litex_boards/targets

[178] sipeed_tang_primer_20k.py 源码断言. https://raw.githubusercontent.com/litex-hub/litex-boards/master/litex_boards/targets/sipeed_tang_primer_20k.py

[179] fabianalvarez.dev: Linux on LiteX VexRiscv. https://fabianalvarez.dev/posts/litex/linux-on-litex/

[180] cti.kyoto: Tang Nano 9K noMMU Linux. https://www.cti.kyoto/wp/tang-nano-9k/

[181] VexRiscv. https://api.github.com/repos/SpinalHDL/VexRiscv

[182] NLnet: VexiiRiscv 项目页. https://nlnet.nl/project/VexiiRiscv/

[183] stnolting/neorv32-setups: gowineda 目录. https://api.github.com/repos/stnolting/neorv32-setups/contents/gowineda

[184] jimmyw/tang_nano_9k_neorv32 - GitHub. https://github.com/jimmyw/tang_nano_9k_neorv32

[185] Sipeed Wiki: PicoRV on Tang Nano 9K. https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-9K/examples/picorv.html

[186] olofk/serv README. https://raw.githubusercontent.com/olofk/serv/master/README.md

[187] DitsoLabs/zephyr-vexriscv - GitHub. https://github.com/DitsoLabs/zephyr-vexriscv

[188] fabianalvarez.dev: How to Run Zephyr on a LiteX SoC in the Tang Nano 20K. https://fabianalvarez.dev/posts/litex/zephyr/

[189] Zephyr 文档: NEORV32 board. https://docs.zephyrproject.org/latest/boards/others/neorv32/doc/index.html

[190] stnolting/neorv32-freertos - GitHub. https://github.com/stnolting/neorv32-freertos

[191] Gowin_EMPU_M3 软件编程手册 IPUG922. https://cdn.gowinsemi.com.cn/IPUG922E.pdf

[192] 电子发烧友: RT-Thread Nano 移植 GW1NSR Cortex-M3 教程. https://bbs.elecfans.com/jishu_2103265_1_1.html

[193] 高云官网: Arm DesignStart 支持页. https://www.gowinsemi.com/en/support/arm/

[194] Gowin_EMPU(GW1NS-4C) 软件编程参考手册 IPUG931. https://cdn.gowinsemi.com.cn/IPUG931-1.3_Gowin_EMPU(GW1NS-4C

[195] 高云官网文档库 RISC-V 分类. https://www.gowinsemi.com/en/document/main/database/?support_search=&type=category&order=ASC&page=44

[196] 高云新闻稿: 首款 22nm RISC-V 硬核 FPGA. https://www.gowinsemi.com/en/about/detail/latest_news/81/

[197] Peter-van-Tol/LiteX-CNC discussion #126. https://github.com/Peter-van-Tol/LiteX-CNC/discussions/126

[198] Yosys 官方文档：synth_gowin（Gowin techlibs）. https://yosyshq.readthedocs.io/projects/yosys/en/v0.58/cmd/index_techlibs_gowin.html

[199] nextpnr Releases - GitHub. https://github.com/YosysHQ/nextpnr/releases

[200] yowasp-nextpnr-himbaechel-gowin - PyPI. https://pypi.org/project/yowasp-nextpnr-himbaechel-gowin/

[201] BrisbaneSilicon BRS-100-GW1NR9 第三方工具表（fpgacapZero）. https://brisbanesilicon.com.au/brs-100-gw1nr9/

[202] OSS CAD Suite Build - GitHub. https://github.com/YosysHQ/oss-cad-suite-build

[203] Apio - PyPI. https://pypi.org/project/apio/

[204] Amaranth 核心库 Gowin 平台 - GitHub. https://github.com/amaranth-lang/amaranth/blob/main/amaranth/vendor/_gowin.py

[205] skot/TangMiner - GitHub. https://github.com/skot/TangMiner

[206] ghdl-yosys-plugin - GitHub. https://github.com/ghdl/ghdl-yosys-plugin

[207] GOWIN 官方文档数据库（版本列表）. https://www.gowinsemi.com/en/document/main/database/14/?support_search=&type=version&order=DESC&page=1

[208] GOWIN Introduces Educational EDA V1.9.10.03 with Mac OS Support - GlobeNewswire. https://www.globenewswire.com/news-release/2024/11/29/2989221/0/en/GOWIN-Semiconductor-Introduces-Educational-EDA-Version-V1-9-10-03-with-Mac-OS-Support.html

[209] PCBSync: Gowin FPGA（授权政策）. https://pcbsync.com/gowin-fpga/

[210] GOWIN 官方支持主页. https://www.gowinsemi.com/en/support/home/

[211] 高云 FPGA 在线课程目录（41 课时 6 章节）- 少年学习网. https://z.shaonianxue.cn/course/4579.html

[212] 星核计划新闻（约 20 套教学视频+MiniStar 免费申请）- 高云半导体官网. https://www.gowinsemi.com.cn/news_view.aspx?Id=862&TypeId=4

[213] 小梅哥FPGA 个人空间 - bilibili. https://space.bilibili.com/472804589

[214] TANG NANO 9K《新建FPGA工程》（6336 播放/74 赞，UP 主账号已注销）- bilibili. https://www.bilibili.com/video/BV1HW4y1K7mT

[215] 正点原子 GW2ALV18 高云开发板发布视频（10213 播放/113 赞）- bilibili. https://www.bilibili.com/video/BV1xC4y1w7gY

[216] Tang Nano 20K 运行 NES 模拟器和软核 Linux（2479 播放）- bilibili. https://www.bilibili.com/video/BV1uJ4m1M7G4

[217] Tang Primer 20K 丰富例程演示（2759 播放）- bilibili. https://www.bilibili.com/video/BV18f421B7KB

[218] 基于高云 FPGA 的学习教程合集（待验证）- bilibili. https://space.bilibili.com/447001279/channel/collectiondetail?sid=2392723

[219] Mister JBam Tang Nano 20K 播放列表（法语；播放量待验证）- YouTube. https://www.youtube.com/watch?v=v49ZLia5aPQ&list=PLJGG96sZs_VJ5RQSccQ0Q9ZUzUBNng4Zk

[220] electronics.tinker（grughuhler）频道 - YouTube. https://www.youtube.com/@electronics.tinker/videos

[221] Yet Another Video Converter with Tang Nano 9K FPGA（KansasFest A24eVR 2023，27 分钟）- Class Central 收录页. https://www.classcentral.com/course/youtube-yet-another-video-converter-with-tang-nano-9k-fpga-rob-kim-kansasfest-a24evr-2023-348362

[222] Time Sleuth on Tang Nano 20K - YouTube. https://www.youtube.com/watch?v=UXOC4lAyS5Q

[223] Sipeed Wiki Tang 系列文档（板卡页、例程索引、QQ 群 834585530）. https://wiki.sipeed.com/hardware/zh/tang/

[224] szfpga：高云 1N1 开发板 Gowin 软件使用教程 - CSDN. https://blog.csdn.net/qq_60910676/article/details/133853062

[225] whik1194：高云 FPGA 系列教程（GW1NSR-4C Cortex-M3）- CSDN. https://blog.csdn.net/whik1194/article/details/127235146

[226] 国产高云 FPGA：Gowin 工程搭建保姆级教程 - CSDN. https://blog.csdn.net/qq_41667729/article/details/134439755

[227] Fpga 开发笔记（二）：Gowin 和基本开发过程 - CSDN. https://blog.csdn.net/qq21497936/article/details/135620590

[228] 从点亮第一颗灯到运行 GBA 游戏：Tang Nano 4K/9K 入门全记录 - CSDN. https://blog.csdn.net/weixin_30983965/article/details/161552588

[229] r/GowinFPGA（订阅数待验证）- Reddit. https://www.reddit.com/r/GowinFPGA/

[230] Matrix #apicula:matrix.org（Apicula README 原文链接核实）. https://matrix.to/#/#apicula:matrix.org

[231] littleshrimp《TANG NANO 9K HDMI 测试》- EEWorld 论坛. https://bbs.eeworld.com.cn/thread-1218471-1-1.html

[232] 高云×电子发烧友星核计划合作报道 - 电子发烧友网. https://elecfans.com/d/1923394.html

[233] GitHub REST API（各仓库元数据，2026-08 至 2026-09 实测）. https://api.github.com/

[234] stnolting/neorv32 - GitHub. https://github.com/stnolting/neorv32

[235] MiSTle-Dev/NanoMig - GitHub. https://github.com/MiSTle-Dev/NanoMig

[236] nand2mario/ddr3-tang-primer-20k - GitHub. https://github.com/nand2mario/ddr3-tang-primer-20k

[237] GitHub 仓库搜索：gowin（754 仓）. https://api.github.com/search/repositories?q=gowin

[238] nand2mario 仓库列表（z386/z486 转向证据）. https://github.com/nand2mario?tab=repositories

[239] LiteDRAM（540★，含 gw2ddrphy/gw5ddrphy，BSD-2）- GitHub. https://github.com/enjoy-digital/litedram

[240] stnolting/neorv32-setups: gowineda 与 osflow/boards 目录 - GitHub. https://github.com/stnolting/neorv32-setups

[241] NLnet: nextpnr for GW-5 项目页. https://nlnet.nl/project/nextpnr-GW-5/

[242] sipeed/sigrok_slogic - GitHub. https://github.com/sipeed/sigrok_slogic

[243] 丸文株式会社技术文档：需从 GOWIN 单独获取的 IP 模块. https://www.marubun.co.jp/technicalsquare/65490/

[244] GOWIN 官方新闻稿：GOWIN Removed from CCMC List, Withdrawing Lawsuit. https://www.gowinsemi.com/en/about/detail/latest_news/70/

[245] YosysHQ/icestorm - GitHub. https://github.com/YosysHQ/icestorm

[246] YosysHQ/prjtrellis - GitHub. https://github.com/YosysHQ/prjtrellis

[247] gatecat/prjoxide - GitHub. https://github.com/gatecat/prjoxide

[248] Apicula Wiki: Supported primitives. https://github.com/YosysHQ/apicula/wiki/Supported-primitives

[249] f4pga/prjxray - GitHub. https://github.com/f4pga/prjxray

[250] chipsalliance/f4pga - GitHub. https://github.com/chipsalliance/f4pga

[251] EEVBlog: Is the F4PGA project still active?. https://www.eevblog.com/forum/fpga/is-the-f4pga-chipsalliance-project-still-active/

[252] Ravenslofty/mistral - GitHub. https://github.com/Ravenslofty/mistral

[253] mmicko/prjtang - GitHub. https://github.com/mmicko/prjtang

[254] pecostm32/Anlogic_AL3-10_Analyzing - GitHub. https://github.com/pecostm32/Anlogic_AL3-10_Analyzing

[255] 国产 FPGA 工具综述 - bilibili 专栏. https://www.bilibili.com/read/cv41905967/

[256] Efinix-Inc/br2-efinix - GitHub. https://github.com/Efinix-Inc/br2-efinix

[257] YosysHQ/nextpnr README - GitHub. https://github.com/YosysHQ/nextpnr

[258] GitHub Search API 实测计数，2026-08-26（数据见调研文件 gowin_dim10.md §2.2）. https://github.com/search

[259] 1BitSquared: iCEBreaker. https://1bitsquared.com/products/icebreaker

[260] tinyVision.ai: pico-ice. https://tinyvision.ai/

[261] Colorlight 5A-75B 介绍. https://www.colorlitled.com/colorlight-5a-75b/

[262] Digilent: Introductory FPGA Boards. https://digilent.com/shop/products/fpga-boards/introductory-fpga-boards

[263] EEVBlog: Efinix Trion FPGAs. https://www.eevblog.com/forum/fpga/efinix-trion-fpgas/

[264] 米联客安路 EG4X20 核心板. https://www.milianke.com/product-item-172.html

[265] GOWIN GoAI 2.0 新闻稿. https://www.gowinsemi.com/en/about/detail/latest_news/64/

[266] GOWIN GoAI 白皮书. https://www.gowinsemi.com/en/market/white_papers/39/

[267] Lattice sensAI 8.0 新闻稿. https://www.latticesemi.com/about/newsroom/pressreleases/2025/lattice-enhances-sensai-solution-stack-with-edge

[268] Xilinx/finn - GitHub. https://github.com/Xilinx/finn

[269] EEVBlog: Sipeed Tang Nano 20K (Gowin) is awesome. https://www.eevblog.com/forum/fpga/sipeed-tang-nano-20k-(gowin

[270] gowinsemi - GitHub 用户账号（区别于组织账号 GOWIN-FPGA）. https://github.com/gowinsemi

[271] YosysHQ/yosys - GitHub. https://github.com/YosysHQ/yosys

[272] enjoy-digital/litex - GitHub. https://github.com/enjoy-digital/litex

[273] GitHub 仓库搜索：gowin can（3 命中均与 CAN 无关，2026-08 实测）. https://api.github.com/search/repositories?q=gowin+can

[274] GitHub 仓库搜索：gowin cordic（0 命中）/ gowin fft（2 命中，其一实为紫光同创 PGL22G）. https://api.github.com/search/repositories?q=gowin+cordic

[275] Gowin MIPI D-PHY RX TX Advance IP（官网 IP 详情页，加密模块需单独索取）. https://www.gowinsemi.com/en/support/ip_detail/59/

[276] wuhanstudio/picorv32_tang - GitHub（唯一 PicoRV32+RT-Thread 案例，为 Anlogic 芯片非高云）. https://github.com/wuhanstudio/picorv32_tang

[277] SpinalHDL/VexiiRiscv - GitHub. https://github.com/SpinalHDL/VexiiRiscv

[278] enjoy-digital/litepcie - GitHub. https://github.com/enjoy-digital/litepcie

[279] LiteDRAM Gowin PHY - GitHub. https://github.com/enjoy-digital/litedram/tree/master/litedram/phy

[280] MiSTle-Dev 组织 - GitHub. https://github.com/MiSTle-Dev

[281] Time Extension: Tang Console 报道. https://www.timeextension.com/news/2025/01/sipeed-tang-console-fpga-rival-to-mister-fpga-project

[282] BigPig-Bro/UDP 多厂商通用千兆 UDP 栈 - GitHub. https://github.com/BigPig-Bro/UDP

[283] BigPig-Bro/udp_gmii_ov5640（2023 嵌入式竞赛高云赛道项目）- GitHub. https://github.com/BigPig-Bro/udp_gmii_ov5640

[284] EEVblog 论坛：FNIRSI 2C53T 讨论帖. https://www.eevblog.com/forum/testgear/new-handheld-scopedmm-fnirsi-2c53t-2ch-50mhz250msps-(aug-2024)/

[285] Gowin_EMPU(GW1NS-4C) 软件编程参考手册 IPUG931. https://cdn.gowinsemi.com.cn/IPUG931-1.3_Gowin_EMPU(GW1NS-4C)%E8%BD%AF%E4%BB%B6%E7%BC%96%E7%A8%8B%E5%8F%82%E8%80%83%E6%89%8B%E5%86%8C.pdf

[286] EEVBlog: Sipeed Tang Nano 20K (Gowin) is awesome. https://www.eevblog.com/forum/fpga/sipeed-tang-nano-20k-(gowin)-is-awesome/